发新帖我要提问
返回列表
打印
[Verilog HDL]

verilog 中！ 与 ~ 的区别

[复制链接]
8207|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gaochy1126|  楼主 | 2023-11-30 20:49 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilo, verilog
“!”表示逻辑取反，“~”表示按位取反
当面对位宽为1时:两个操作符的作用相同。
当位宽不为1时:
“~”会将变量的各个位依次取反如：a[3:0] ={1,0,0,1} ， ~a ={0,1,1,0};
“!”会将变量作为一个值去做处理，非0为1：a[3:0] ={1,0,0,1} ，a=5，!a=0。a[3:0] ={0,0,0,0} ，a=0，!a=1

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1050

主题

11299

帖子

26

粉丝