发新帖我要提问
返回列表
打印
[FPGA]

1.Idelay 如何添加？

[复制链接]
9870|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
entepino|  楼主 | 2023-12-5 15:09 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
IDE, 时钟, 相位
本帖最后由 entepino 于 2023-12-5 15:10 编辑

从外部输入10路20M clk和data，每一路自身的clk和data都是对齐的，但clk之间不是对亲的，我们想用Idelay进行对齐操作，这个idelay是放在采样时钟200M这边，调节200M的相位，还是放在每一路的clk和data上，调整clk，data的输入，不调整采样时钟的相位。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
entepino|  楼主 | 2023-12-5 15:14 | 只看该作者
波形示意

Input clk and data.jpg (91.49 KB )

Input clk and data.jpg

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

entepino

211

主题

649

帖子

2

粉丝