Cortex®-M7处理器中的内存保护单元（MPU）允许按区域修改第1级（L1）高速缓存属性。缓存控制是由缓存控制寄存器全局完成的，但是MPU可以指定缓存模式以及对该区域的访问是否可以缓存。
在某些情况下，缓存的系统在处理共享数据时需要确保核心和主内存之间的数据一致性。
本应用程序说明描述了1级缓存行为，并给出了一个示例，说明了在使用L1-缓存时如何确保STM32F7系列和STM32H7系列中的数据一致性。
有关MPU以及如何根据内存类型和缓存策略设置内存属性的更多细节，用户可以参考http://www.st.com上的以下文档：
STM32F7系列和STM32H7系列Sortex®-M7处理器编程手册（PM0253）。
•管理STM32MCU（AN4838）中的内存保护单元（MPU）。
STM32F7H7系列L1Cache介绍.pdf
(151.68 KB)
|
楼主
标题置顶
标题高亮
