本帖最后由 ckevin 于 2023-12-27 19:53 编辑
1. 简介： 电容在PCB设计中起着重要的作用，通常也是PCB上用得最多的器件。在PCB中，电容通常分为滤波电容、去耦电容、储能电容等。 2.滤波电容 2.1电源输出电容 我们通常把电源模块输入、输出回路的电容称为滤波电容。简单理解就是，保证输入、输出电源稳定的电容。在电源模块中，滤波电容摆放的原则是“先大后小”。如图（1）所示，滤波电容按箭头 方向先大后小摆放。 图（1） 电源设计时，要注意走线和铜皮足够宽、过孔数量足够多，保证通流能力满足需求。宽度和过孔数量结合电流大小来评估。
2.2电源输入电容 电源输入电容与开关环路形成一个电流环。这个电流环路的变化幅度大，Iout的幅度。频率是开关频率。DCDC芯片开关过程中产生，这个电流环产生的电流的变化，包含了较快的di/dt。同步BUCK的方式，续流路径要经过芯片的GND管脚，输入电容要接在芯片的GND和Vin之间，路径尽可能短粗。
3.去耦电容 高速IC的电源引脚需要足够多的去耦电容，最好能保证每个引脚有一个。实际设计中，如果没有空间摆放去耦电容，则可以酌情删减。 IC 电源引脚的去耦电容的容值通常会比较小，如0.1μF、0.01μF 等；对应的封装也比较小，如 0402封装、0603封装等。在摆放去耦电容时，应注意以下几点。 （1）尽可能靠近电源引脚放置，否则可能起不到去耦作用。理论上讲，电容有一定的去耦半径范围，所以应严格执行就近原则。 （2）去耦电容到电源引脚引线尽量短，而且引线要加粗，通常线宽为8～15mil（1mil =0.0254mm）。加粗目的在于减小引线电感，保证电源性能。 （3）去耦电容的电源、地引脚从焊盘引出线后，就近打孔，连接到电源、地平面上。该引线同样要加粗，过孔尽量用大孔，如能用孔径10mil 的孔，就不用8mil的孔。 （4）保证去耦环路尽量小。去耦电容常见的摆放示例如下图所示。图（2）所示是SOP封装的IC 去耦电容的摆放方式,图（3）图（4）QFP等封装的与此类似。常见的 BGA封装，其去耦电容通常放在 BGA下面，即背面。由于 BGA 封装引脚密度大，因此去 耦电容一般放的不是很多，但应尽量多摆放一些，如图（5）所示。 图（2） 图（3） 图（4） 图（5）
4.储能电容 储能电容的作用就是保证IC在用电时，能在最短的时间内提供电能。储能电容的容值一般比较大，对应的封装也比较大。在PCB中，储能电容可以离器件远一些，但也不能太远，如图（6）所示。常见的储能电容扇孔方式，如图（7）所示。
图（7） 图（8）
电容扇孔、扇线原则如下。 （1）引线尽量短且加粗，这样有较小的寄生电感。 （2）对于储能电容，或者过电流比较大的器件，打孔时应尽量多打几个。 （3）当然，电气性能最好的扇孔是盘中孔。实际需要综合考虑
5.常见MCU电容取值
（1） VDD引脚必须连接到带外部稳定电容(x个100nF的陶瓷电容和一个钽电容(典型值4.7μF))的VDD电源。VDDX表示VDD 的个数是x个。 （2）VBAT引脚必须被连接到外部电池(1.8V < VBAT < 3.6V)。如果没有外部电池，这个引脚必须和100nF的陶瓷电容一起连接到VDD电源上 （3）VDDA引脚必须连接到两个外部稳定电容(10nF+1μF)。
（4）VREF+引脚可以连接到VDDA外部电源。如果在VREF+上使用单独的外部参考电压，必须在这个引脚上连接一个10nF和一个1μF的电容。在所有情况下，VREF+必须在2.4V和VDDA之间。
| 
楼主
标题置顶
标题高亮
