2时钟树系统浅析

只看该作者 · 2023-12-30 22:06

时钟是一颗ic的心脏，为程序执行提供基础步调；可以说，一个单片机的性能强不强，与时钟频率直接挂钩；
下面我们现在简单介绍一下STM32F103系列的时钟树，参考附件截图；

STM32F10xxx参考手册RCC章节中可以看出，时钟树包含两个外部输入时钟，一个外部输出时钟和两个内部振荡时钟；
两个外部输入时钟分别是：HSE，LSE
一个外部输出时钟是：MCO
两个内部振荡时钟分别是：HSI，LSI
还包含了PLL锁相环和预分频器，这些共同组成了整个F103的时钟树系统；

我该如何配置时钟呢？以打开gpio时钟为例：
第一步：等待HSE，LSE，HSI，LSI起振，起振成功之后，配置PLL Source和PLL MUL；
第二步：设置SYSCLK Source，可以默认设置PLL；
第三步：设置AHB总线预分频系数，使其总线频率不超过72MHZ；
第四步：设置APB1和APB2总线预分频系数，使其总线频率不超过最大总线频率72MHZ和36MHZ；
第五步：打开GPIO时钟使能，使其能正常工作；

复制

/* enable lse clock*/

hw_rcc_set_lse_enable(true);

hw_rcc_lse_wait_ready();



/* enable lsi clock */

hw_rcc_set_lsi_enable(true);

hw_rcc_lsi_wait_ready();



/* enable hse clock */

hw_rcc_set_hse_enable(true);

hw_rcc_hse_wait_ready();



/* open hsi clock */

hw_rcc_set_hsi_enable(true);

hw_rcc_hsi_wait_ready();



/* configure pll clock source */

rcc_set_pll_multiplication_factor(clock->pll_mul);

rcc_set_pll_source(clock->pll_source);



/* enable pll clock */

hw_rcc_set_pll_enable(true);

hw_rcc_pll_wait_ready();



/* configure anb,apb1,apb2 prescaler */

rcc_set_hpre(clock->ahb_prescaler);

rcc_set_ppre1(clock->apb1_prescaler);

rcc_set_ppre2(clock->apb2_prescaler);



/* set system clock source */

rcc_set_sysclk_source(clock->sysclk_source);



/* enable gpio clock */

hw_rcc_apb2periph_clock_enable(RCC_APB2ENR_IOPAEN, IOPAEN);

hw_rcc_apb2periph_clock_enable(RCC_APB2ENR_IOPBEN, IOPBEN);

hw_rcc_apb2periph_clock_enable(RCC_APB2ENR_IOPCEN, IOPCEN);

hw_rcc_apb2periph_clock_enable(RCC_APB2ENR_IOPDEN, IOPDEN);

hw_rcc_apb2periph_clock_enable(RCC_APB2ENR_IOPEEN, IOPEEN);

hw_rcc_apb2periph_clock_enable(RCC_APB2ENR_IOPFEN, IOPFEN);

hw_rcc_apb2periph_clock_enable(RCC_APB2ENR_IOPGEN, IOPGEN);

另外在时钟树上，发现cortex系统时钟只有AHB时钟的1/8，也就是说72M的系统时钟下，内核只有9M的速度，与内核相关外设最大时钟频率只有9M。

配置时钟树，需要按照参考手册上的来，不能超过各个总线的最大时钟频率的限制；
可以通过标准库和HAL库已经提供了相关的初始化接口，直接就可以配置到最大的速度；
也可以通过STM32CubeMX这种图形化工具自己来配置各个时钟，直接生成代码；