ADC采样率超过推荐值有什么影响啊？

只看该作者 · 2024-1-17 20:17

采样精度会变差吗

只看该作者 · 2024-3-6 13:12

可能效果会差点吧，我觉得

只看该作者 · 2024-3-6 14:21

不会啊，只要ADC的基准电压不飘，还有就是数据采样率合理，基本就不会有问题吧

只看该作者 · 2024-3-6 15:25

一般是不会的，推荐只是速度比较合适而已

只看该作者 · 2024-3-6 16:34

其实这种配置无所谓的，一般都要按照自己的需求来搞才行

只看该作者 · 2024-3-6 17:40

我觉得精度并不会变差的，因为推荐值只是调试方便一些吧

只看该作者 · 2024-3-6 18:48

没这么试过，但是我觉得不会变差

只看该作者 · 2024-3-6 19:51

你试试不就知道了吗？一般ADC配置还是比较简单的吧

只看该作者 · 2024-3-7 08:21

你说的采样率修改，我觉得精度会变化吧，毕竟采样率当时推荐是最优的

只看该作者 · 2024-3-7 10:23

采样率，就是采样的次数，在固定时间，当然是采样越多越好了啊

只看该作者 · 2024-3-7 12:00

官方推荐的采样率是多少？只要在ADC范围内的话，你得采样率是多少都不会影响精度吧

只看该作者 · 2024-3-7 17:20

如果超的少，影响不大，芯片设计时一般都有考虑

只看该作者 · 2024-3-15 11:26

尽量在标准内采样，如果超出太多会不准

只看该作者 · 2024-4-3 14:42

ADC的分辨率可能会降低，导致量化误差增加，从而降低整体测量精度。

只看该作者 · 2024-4-3 20:03

超过了就直接饱和了

只看该作者 · 2024-4-4 11:41

如果ADC的采样率远高于信号的实际带宽，那么额外的采样实际上是没有必要的，这样既浪费了ADC的性能，也增加了处理和存储的资源消耗。

只看该作者 · 2024-4-4 13:21

高采样率的ADC通常成本更高，而且可能需要更复杂的硬件和软件支持。

1万 · 2024-4-4 15:48

采样率过高可能导致ADC的有效位数降低，从而降低测量分辨率，可能只能达到4~5位的分辨率。

1万 · 2024-4-4 18:52

过高的采样率可能会导致ADC的输出数据率（ODR）抖动，从而影响数据的稳定性和准确性。此外，如果ADC与其他设备或模块存在同步要求，过高的采样率可能会影响同步效果。

1万 · 2024-4-4 20:55

较高的采样率使得ADC对噪声更加敏感，因为噪声在快速变化的信号中可能被放大。