大家给看看，编译通过后说生成的逻辑块是0个

发表于 2012-5-14 16:16

module timer(clk_in,clk_out);
input clk_in;
reg[7:0]count;
reg clk_out;
output clk_out;
initial clk_out=0;
always @(posedge clk_in)
begin
if(count==12000)
begin
clk_out =~clk_out;
count=0;
end
else
count=count+1;
end
endmodule

发表于 2012-5-14 16:17

说是没有可靠输出，我应该怎么改呀？

430菜鸟 · 发表于 2012-5-14 16:28

8位计数器怎么能产生12000，改成16位试试

发表于 2012-5-15 09:49

1，正如3楼所说，8位计数器计不到12000这个值
2，initial clk_out=0这句，这种给初值一般用在测试文件中，RTL级的初值用复位方式给，或定义时给（学用与流水线中）
3，赋值方式，＜＝　和　＝这两种赋值在区别，用法也不同，你这用错了。

发表于 2012-5-15 09:56

觉得楼上说的，第三点，人家那样用也没问题吧，因为他的程序又没具体要求什么

发表于 2012-5-15 10:13

不知道别人怎么看，这本来就是一个TB程序，偏要加上一个端口。

发表于 2012-5-15 10:14

觉得楼上说的，第三点，人家那样用也没问题吧，因为他的程序又没具体要求什么
bear0514 发表于 2012-5-15 09:56

这样放着不合适。否则取反的时候。。。

发表于 2012-5-18 00:03

贝壳哥说的在理。。。。

大家给看看，编译通过后说生成的逻辑块是0个

相关帖子

评分

浏览过的版块

技术新星奖章

技术奇才奖章

晶莹之水滴

常驻人口

无冕之王奖章

沉静之湖泊

缘定三生

技术导师奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

社区建设奖章

欢快之小溪

以坛为家