打印
[通用8051核FLASH系列]

芯圣LVD的应用注意

[复制链接]
1574|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
芯圣LVD的应用注意:
1. LVD 使能之后,有一定的响应时间(大约 50us 左右),且 CMPP 和 CMPN 两个脚默
认为模拟口。
2. 多个比较电压连续检测时,由于比较输出状态位(CMPOF)时只读位,只能由比较结
果置 1/0,无法软件清除。当 CMPOF=1 时,默认为芯片处于迟滞响应,致使当前比较电压
检测偏差超过 0.1V。
解决方法:
1、比较电压检测结束后将CMPEN置0以清除CMPOF,待下一个档位检测设置完成后CMPEN
置 1。
2、在多个比较电压检测的应用中,如果检测比较电压较高的几个电压点,且应用中电
压不会突降到最低比较电压,需在每个比较电压检测之前添加最低比较电压检测使得负端
电压高于正端电压以清除 CMPOF,消除迟滞。

使用特权

评论回复
沙发
tpgf| | 2024-2-5 09:00 | 只看该作者
当响应时间过去之后, CMPP 和 CMPN 两个脚就会恢复到设置模式把

使用特权

评论回复
板凳
guanjiaer| | 2024-2-5 10:04 | 只看该作者
这个是在特定条件下的解决办法,如果不是这种情况就无法使用这个解决办法

使用特权

评论回复
地板
八层楼| | 2024-2-5 17:55 | 只看该作者
第二个问题的解决办法 需要添加额外的电路吗

使用特权

评论回复
5
观海| | 2024-2-5 18:28 | 只看该作者
下一个挡位监测完成需要等待多长时间呢

使用特权

评论回复
6
heimaojingzhang| | 2024-2-5 18:59 | 只看该作者
这50us的模拟口状态会对芯片产生损坏吗

使用特权

评论回复
7
keaibukelian| | 2024-2-5 19:32 | 只看该作者
其实也就是说这个是一个低速的模块 高速情况下不太适用是吗

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

189

主题

1862

帖子

1

粉丝