各位大侠,我现在用V6的FPGA来访问1GB的DDR2 SODIMM.IP核MIG3.6.
我现在测试写过程，前端的数据250M下的64bit,然后通过一个64转256的FIFO接口,DDR2的系统时钟采用200M.
我现在是不停的写数据,按道理,DDR2这个速度应该可以接受的，并且DDR2的APP_ADDR应该是逐渐递增循环的,我现在发现，在写数据的过程中，DDR2控制器的一个信号APP_WDF_RDY从开始一直为1,逐渐变成有1 有0,再往后,0越来越多,最后就一直为0了，这时,数据就写不到DDR2中去了.
我现在不明白的是，为什么APP_WDF_RDY信号会逐渐变为0啊，看资料上说这个信号DDR2是否允许写的标志，不知道这个信号会漫漫的变成0啊.还有一个是,我采用200M的系统时钟,其速度是不是100M*256bit啊?,理论上,前边的数据最大是多少能保证数据无误的写DDR2中去.
请大侠帮忙。 |
楼主
标题置顶
标题高亮
