可以不走EF2_LOGIC_ BUFG BUFG_inst模块
module LED
(
// input clk,
output reg led
);
wire sys_clk;
//wire clko;
// OSC_DIV u_oscdiv( .rstn(1), .stdby(0), .div(7'b000_0100), .clko(clko) );
EF2_PHY_OSCDIV inst(
.rstn(1),
.stdby(0),
.div(7'b000_0100),
.clko(sys_clk));
/*
EF2_LOGIC_ BUFG BUFG_inst(
.o(sys_clk),
.i(clko)
);
*/
reg[24:0] cnt;
always@(posedge sys_clk) //上升沿
begin
if(cnt==5_000_000) //0.5秒
begin
cnt <=0;
led <=~led;
end
else
cnt <=cnt +1;
end
endmodule
| 
楼主
标题置顶
标题高亮
