打印
[PCB]

供电芯片布局布线

[复制链接]
650|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
forgot|  楼主 | 2024-3-13 09:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

1)芯片电源管脚的走线处理

为了提供稳定的电流供应,建议将电源管脚走线加粗,一般应加粗至与芯片管脚相同的宽度。

通常,最小的宽度不应小于8mil,但为了达到更佳的效果,尽量将宽度做到10mil。

通过增加走线宽度,可以降低阻抗,从而减少电源噪声,并确保足够的电流供应给芯片。


使用特权

评论回复

相关帖子

沙发
forgot|  楼主 | 2024-3-13 09:26 | 只看该作者
2)去耦电容的布局与布线
去耦电容在供电芯片的电源完整性控制中发挥着重要作用,根据电容的特性和应用需求,去耦电容一般分为大电容和小电容两种。
● 大电容:大电容通常均匀分布在芯片周围,由于其谐振频率较低,滤波半径较大,它们能够有效地滤除低频噪声,并提供稳定的电源供应。
● 小电容:小电容的谐振频率较高,滤波半径较小,因此应该尽量靠近芯片管脚放置,如果放置过远,可能无法有效滤除高频噪声,失去去耦的作用。

使用特权

评论回复
板凳
forgot|  楼主 | 2024-3-13 09:26 | 只看该作者
3)并联多个去耦电容的布线方式
为了进一步提高电源完整性,通常会采用并联多个去耦电容的方式,这样可以利用电容的并联,来降低单个电容的等效串联电感(ESL)。
在并联多个去耦电容时,需要注意电容的打孔方式:将电源和地的过孔相互错开打孔。这样可以降低去耦电容之间的互感,确保互感远小于单个电容的ESL,从而实现并联多个去耦电容后,整体ESL的阻抗为1/N,同时通过降低互感,可以有效地提高滤波效果,并确保电源稳定性的提升。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1721

主题

12973

帖子

54

粉丝