MUX应用

发表于 2012-5-18 15:07

1. 在FPGA里要实现两种并串转换，但只对应一组输出
比如输入分别是20和30位数据，分别通过4:1和6:1转换后变为5对lvds数据输出，但是只有一组物理接口，请问怎么实现比较合适啊？
2. 在FPGA中数据线能同时驱动两个模块吗？

发表于 2012-5-18 15:28

可以的，

发表于 2012-5-18 17:58

使用的时候切换就可以了

发表于 2012-5-19 18:28

1. 这个你看看文档中，能不能对PLL产生的时钟进行切换。具体忘记了。
可以参考XAPP1064.PDF看下参考设计，如果不找不到，给我站内信。
2.可以驱动。

发表于 2012-5-30 22:19

怎么实现呀？