发新帖我要提问
返回列表
打印

MUX应用

[复制链接]
2176|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
why2009a|  楼主 | 2012-5-18 15:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, PGA, LVDS, 接口, 并串转换
1. 在FPGA里要实现两种并串转换，但只对应一组输出
比如输入分别是20和30位数据，分别通过4:1和6:1转换后变为5对lvds数据输出，但是只有一组物理接口，请问怎么实现比较合适啊？
2. 在FPGA中数据线能同时驱动两个模块吗？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
Backkom80| | 2012-5-18 15:28 | 只看该作者
可以的，

使用特权

评论回复 赏
板凳
zbhbyc| | 2012-5-18 17:58 | 只看该作者
使用的时候切换就可以了

使用特权

评论回复 赏
地板
GoldSunMonkey| | 2012-5-19 18:28 | 只看该作者
1. 这个你看看文档中，能不能对PLL产生的时钟进行切换。具体忘记了。
可以参考XAPP1064.PDF看下参考设计，如果不找不到，给我站内信。
2.可以驱动。

使用特权

评论回复 赏
5楼
快乐出发| | 2012-5-30 22:19 | 只看该作者
怎么实现呀？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

why2009a

17

主题

43

帖子

1

粉丝