MCU前端设计简单记录

发表于 2024-4-30 20:06

Cortex-M3介绍及使用场景一、Cortex-M3介绍

Cortex-M3内核是MCU的中央处理器单元, Cortex-M3内核通过接口总线的形式挂载了储存器、外设、中断等组成一个MCU：

发表于 2024-4-30 20:07

CM3的主要特点包括：
• 性能强劲
• 功耗低
• 实时性好
• 代码密度高
• 使用更方便
• 低成本的整体解决方案
• 遍地开花的优秀开发工具

发表于 2024-4-30 20:07

Cortex-M3 使用场景
高性能＋高代码密度＋小硅片面积，3璧合一，使得CM3大面积地成为理想的处理平台，主要应用范围：

低成本单片机：CM3与生俱来就适合做单片机，甚至简单到用于做玩具和小电器的单片机，都能使用CM3作为内核。这里本是8位机和16位机统治最牢固的腹地，但是CM3更便宜，更高性能，更易使用，所以值得开发者们转到这个新生的ARM32位系统中来。
汽车电子：CM3同时拥有非常高的性能和极低的中断延迟，打入实时领域的大门。CM3处理器能支持多达240个外部中断，内建了嵌套向量中断控制器，还可以选择配上一个存储器保护单元（MPU）。所有这些，使它用于高集成度低成本的汽车应用最合适不过了。
数据通信：CM3的低成本＋高效率，再加上Thumb-2的强大位操作指令s，使CM3非常理想地适合于很多数据通信应用，尤其是无线数传和Ad-Hoc网络，如ZigBee和蓝牙等。
工业控制：在工控场合，关键的要素在于简洁、快速响应以及可靠。再一次地，CM3处理器的中断处理能力，低中断延迟，强化的故障处理能力（fault-handing），足以让它能昂首挺胸地踏入这片热土。
消费类产品：以往，在许多消费产品中，都必须使用一块甚至好几块高性能的微处理器。别看CM3只是个小处理器，它的高性能和MPU机制可是足以让复杂的软件跑起来的，同时提供健壮的存储器保护。目前在市场上已经有了好多基于Cortex-M3内核的处理器产品，最便宜的还不到1美元，让ARM终于比很多8位机还便宜了。

发表于 2024-4-30 20:07

第二讲 ARM架构
一、Cortex M3内核概述
Cortex M3 Vendor-ARM介绍
Cortex M3处理器整体架构
Cortex M3处理器内核特性
Cortex N3嵌套向量中断
Cortex N3MPU保护单元
Cortex M3总线接口
Cortex N3低成本调试接口

发表于 2024-4-30 20:07

Cortex M3 Vendor-ARM介绍

摩托罗拉很贵，ARM公司就借助精简指令集，后来和苹果、Acorn和LSI三家公司成立了Advance RSIC Machine公司，不生产芯片！
与X86相比，功耗很低！
用它的时候，要给两次钱，买这个vip时候要付费，流片成功使用的时候要付费！

发表于 2024-4-30 20:08

Cortex M3处理器整体架构

译码控制、向量中断控制
核采用的是指数和数据并行执行，流水操作得以实现
MPU保护单元：做一些地址单元的逻辑保护，防止内存踩踏，黑客就是来搞这个，给跑废

发表于 2024-4-30 20:08

Cortex M3处理器内核特性

两种指令集：Tvmb（16位）和ARM32（32位），Thumb-2都支持这两种指令集
三级流水
指令和数据并发
堆栈隔离
兼容v6

发表于 2024-4-30 20:08

4. Cortex N3嵌套向量中断

动态优先级改变
摇尾操作！
处理器自动保存

发表于 2024-4-30 20:09

Cortex N3MPU保护单元

8块内存区域，设置，只读

发表于 2024-4-30 20:09

Cortex M3总线接口

发表于 2024-4-30 20:10

Cortex N3低成本调试接口

通过AHB-AP
支持两类调试：SW、JTAG（调试速度快，管脚多）

发表于 2024-4-30 20:10

Cortex N3低成本调试接口

通过AHB-AP
支持两类调试：SW、JTAG（调试速度快，管脚多）

发表于 2024-4-30 20:10

Cortex N3低成本调试接口

通过AHB-AP
支持两类调试：SW、JTAG（调试速度快，管脚多）

发表于 2024-4-30 20:10

Cortex N3低成本调试接口

通过AHB-AP
支持两类调试：SW、JTAG（调试速度快，管脚多）

发表于 2024-4-30 20:10

Cortex N3低成本调试接口

通过AHB-AP
支持两类调试：SW、JTAG（调试速度快，管脚多）

发表于 2024-4-30 20:10

Cortex N3低成本调试接口

通过AHB-AP
支持两类调试：SW、JTAG（调试速度快，管脚多）

发表于 2024-4-30 20:10

二、Cortex M3-CODE
Cortex M3内核架构
Cortex M3处理器内核-寄存器
Cortex M3处理器内核指令预取
Cortex M3处理器内核-流水技术
Cortex M3处理器内核- Interface

发表于 2024-4-30 20:10

Cortex M3内核架构

FETCH：取指单元
DEC：指令译码
EXEU:运行
处理流水由上面三个单独操作

ALU+REG_BANK
LSU：内存取数
EMT_INTF:加速访问
STATUS：状态上报

PMU：数据流，可以不要

发表于 2024-4-30 20:11

Cortex M3处理器内核-寄存器

发表于 2024-4-30 20:11

Cortex M3处理器内核-指令预取

[MM32硬件] MCU前端设计简单记录

相关帖子

浏览过的版块