发新帖我要提问
返回列表
打印
[PCB]

降低噪声和电磁干扰原则

[复制链接]
750|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
forgot|  楼主 | 2024-5-10 08:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
降低噪声, 电磁干扰, 电磁, 噪声, 低噪声

  1） 尽量采用45°折线而不是90°折线（尽量减少高频信号对外的发射与耦合）；

  2）  用串联电阻的方法来降低电路信号边沿的跳变速率；

  3） 石英晶振外壳要接地；

  4） 闲置不用的们电路不要悬空；

  5） 时钟垂直于IO线时干扰小；

  6） 尽量让时钟周围电动势趋于零；

  7） IO驱动电路尽量靠近pcb的边缘；

  8） 任何信号不要形成回路；

  9） 对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略；

  10） 通常功率线、交流线尽量在和信号线不同的板子上。


使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

forgot

1762

主题

13157

帖子

55

粉丝