设计目标为: ①应用普适性,需要实现对最袖珍的嵌入式控制器到最快的高性计算机等各种规模处理器的支持; ②软硬件开发环境兼容性,软件方面,需实现对各种流行软件栈和编程语言的兼容。硬件方面,需适应所有实现技术,包括现场可编程门阵列(FPGA)、专用集成电路(ASIC)、全定制及未来的技术; ③微架构适配性,需适应所有微体系结构,如微编码/硬连线控制、顺序/乱序执行流水线、单发射、超标量等; ④可扩展性,面向各种专用领域,可实现定制化功能扩展,为定制专用加速器提供基础; ⑤基础指令集的稳定性,基础指令集架构需保持稳定不变,不能像之前的专有指令集架构一样被随意弃用。
|