21ic电子技术开发论坛 › 单片机与嵌入式系统 › 嵌入式操作系统论坛 › 关于芯片的DDR控制接口的一个问题
返回列表 发新帖我要提问

关于芯片的DDR控制接口的一个问题

[复制链接]
1968|3
 楼主| edacsoft 发表于 2009-3-6 11:19 | 显示全部楼层 |阅读模式
DDR, 接口, 控制, 芯片, PCB
某款可以挂DDR的芯片，它有两个pin脚比较特殊：一入一出称为时钟环回，在PCB板上走线长度等于平均 DDR2_CLK长度与平均DDR2_DQS 长度之和。
请问这里面的原因？
回复

收藏 举报

相关帖子
armecos 发表于 2009-3-6 11:53 | 显示全部楼层

应该是时钟补偿，用来调节相位的。

高档的时钟方案一般都有PLL补偿，时钟环回的。具体数值可以根据平衡等式计算。
回复

收藏 举报

 楼主| edacsoft 发表于 2009-3-6 13:43 | 显示全部楼层

时钟补偿为什么要加上DDR2_DQS线长

回复

收藏 举报

armecos 发表于 2009-3-6 17:41 | 显示全部楼层

本质上就是保持同频同相，让采样点落在数据正中间，

满足采样建立/保持时间。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

edacsoft

44

主题

246

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部