发新帖我要提问
返回列表
打印

关于芯片的DDR控制接口的一个问题

[复制链接]
1464|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
edacsoft|  楼主 | 2009-3-6 11:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DDR, 接口, 控制, 芯片, PCB
某款可以挂DDR的芯片，它有两个pin脚比较特殊：一入一出称为时钟环回，在PCB板上走线长度等于平均 DDR2_CLK长度与平均DDR2_DQS 长度之和。
请问这里面的原因？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
armecos| | 2009-3-6 11:53 | 只看该作者

应该是时钟补偿，用来调节相位的。

高档的时钟方案一般都有PLL补偿，时钟环回的。具体数值可以根据平衡等式计算。

使用特权

评论回复 赏
板凳
edacsoft|  楼主 | 2009-3-6 13:43 | 只看该作者

时钟补偿为什么要加上DDR2_DQS线长

使用特权

评论回复 赏
地板
armecos| | 2009-3-6 17:41 | 只看该作者

本质上就是保持同频同相，让采样点落在数据正中间，

满足采样建立/保持时间。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

edacsoft

44

主题

246

帖子

0

粉丝