发新帖我要提问
返回列表
打印

LVDS的clk 加了1个1:4 clk fanout 芯片，有影响吗

[复制链接]
479|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
entepino|  楼主 | 2024-7-16 21:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ck, 芯片, No, LVDS, FA, AN
LVDS 的clk需要分成4路出去，所以clock加上1:4 fanout clock IC, 但会给clock会delay 1ns左右，clock是100M的，对LVDS的data 采集会有影响吗？我个人决定没有印象，因为，LVDS data返回时，会打拍，会把LVDS data同步了。请大家说说，多谢

使用特权

评论回复 赏

相关下载

相关帖子
沙发
entepino|  楼主 | 2024-7-21 16:05 | 只看该作者
有人知道吗？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

entepino

211

主题

649

帖子

2

粉丝