打印
[其他ST产品]

时钟频率配置过高,导致系统抗干扰能力下降

[复制链接]
101|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
kmnqhaha|  楼主 | 2024-8-31 23:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
在STM32L4的时钟配置中,如何平衡高性能和抗干扰能力?频率配置过高会有哪些具体风险?

使用特权

评论回复
沙发
tpgf| | 2024-9-2 17:00 | 只看该作者
时钟信号是周期性的,其频谱呈离散形,每个频点上的能量较强,容易导致窄带噪声。而数据和地址线通常为非周期信号,其频谱宽而强度较弱,形成宽带噪声

使用特权

评论回复
板凳
木木guainv| | 2024-9-13 20:23 | 只看该作者
系统的稳定性和可靠性随着时钟频率的提高而降低,尤其是在恶劣的电磁环境中,高频时钟信号更容易受到干扰

使用特权

评论回复
地板
wowu| | 2024-9-13 23:58 | 只看该作者
过高的时钟频率可能会导致系统抗干扰能力下降,这主要是由于高频时钟信号容易产生电磁干扰,影响系统的正常运行

使用特权

评论回复
5
xiaoqizi| | 2024-9-14 22:11 | 只看该作者
高频率的时钟信号可能导致信号边沿转换率过快,从而引起信号完整性问题,如反射、串扰等,进一步降低系统的抗干扰能力

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

40

主题

198

帖子

1

粉丝