verilog编写水平提高浅析

2万 · 2024-9-12 22:43

一直对有关软件应用有些无奈，毕竟接触的太少了，现分享一下同事的意见。单纯的说提高verilog编写水平没啥意义，从以下几点分析：
1、从编程语言verilog语法来说，语法简单，易理解，有过c基础的都没啥大问题。做过一个项目就能把整个语法都能用得到；
2、FPGA开发更多的熟练工具，xilinx 的ise和vivado，altera的quartus，仿真工具等；
3、要能看懂原理图，还有一些芯片手册，懂常用接口等；
4、FPGA开发更看重设计，自顶向下设计。如何提高代码编程主要更看重开发过程中的设计，设计好了只管添枝加叶就行了。FPGA常用的语法就那么点，写多了就知道咋回事了。