DarkRISCV 开源 RISC-V 的 Verilog 实现

1万 · 2024-9-23 10:01

DarkRISCV softcore 一开始是作为开源 RISC-V 指令集的概念证明而开发。虽然与其他 RISC-V 实现相比，DarkRISCV 代码小而粗糙，但其有很多令人印象深刻的功能，包括有：

实现大部分 RISC-V RV32E 指令集
实现大部分 RISC-V RV32I 指令集（缺少 csr*、e * 和 fence*）
在超大规模 ku040 中工作频率高达 250MHz（400MHz 带超频！）
便宜的 spartan-6 高达 100MHz，适合小型 spartan-3E，例如 XC3S100E！
大多数时间（通常是 71% 的时间）可以维持每条指令 1 个时钟
灵活的 harvard 架构（易于集成缓存控制器、总线桥等）
在真正的 xilinx（spartan-3、spartan-6、spartan-7、artix-7、kintex-7 和 kintex ultrascale）中运行良好
在一些真正的 altera 和 lattice FPGA 上运行良好
适用于 RISC-V 的 gcc 9.0.0（无需补丁！）
使用 850-1500LUT（核心仅使用 LUT6 技术，取决于启用的功能和优化）
可选的 RV32E 支持（与 LUT4 FPGA 配合使用效果更好）
可选的 16x16 位 MAC 指令（用于数字信号处理）
可选的 coarse-grained multi-threading (MT)
pipeline stages 之间没有互锁
BSD 许可证

只看该作者 · 2024-11-8 23:28

DarkRISCV 是一个开源的 RISC-V 处理器实现，使用 Verilog 硬件描述语言编写。它是一个简单且易于理解的 RISC-V 处理器设计，适合学习和研究 RISC-V 架构。

只看该作者 · 2024-11-9 14:56

DarkRISCV 是完全开源的，代码托管在 GitHub 上，任何人都可以查看、修改和使用。设计简洁，易于理解和学习，适合初学者

只看该作者 · 2024-11-9 17:18

RISC-V 兼容，实现了 RISC-V 指令集的一部分，支持基本的 RISC-V 指令

只看该作者 · 2024-11-10 11:33

DarkRISCV 主要包括以下几个部分：指令解码器：负责将指令解码为控制信号。ALU（算术逻辑单元）：执行算术和逻辑运算。寄存器文件：存储通用寄存器。内存接口：与外部内存进行数据交换。控制单元：控制整个处理器的操作流程

只看该作者 · 2024-11-10 20:33

虽然设计简单，但具有一定的可扩展性，可以根据需要进行修改和扩展

只看该作者 · 2024-11-11 15:17

使用 FPGA 综合工具（如 Vivado、Quartus 等）对 rtl 目录下的 Verilog 文件进行综合，生成比特流文件

只看该作者 · 2024-11-12 12:13

DarkRISCV 是一个简单且易于理解的 RISC-V 处理器实现，适合学习和研究 RISC-V 架构

只看该作者 · 2024-11-13 11:17

其实可以通过阅读和修改其源代码，可以深入了解 RISC-V 处理器的工作原理和设计方法

只看该作者 · 2024-11-14 14:17

一般来说这种实现有点费劲儿，而且我确实不会Verilog，哈哈

只看该作者 · 2024-11-15 20:11

感觉这个挺好的，而且DarkRISCV 是一个开源的 RISC-V 处理器实现