本帖最后由 一个人破 于 2024-10-9 17:49 编辑
#申请原创#芯片IO引脚的上下拉功能是产品设计时普遍常用的一种功能，但针对不同芯片的上下拉电阻设计，你真的清楚了吗？
1）上下拉电阻说明
上拉电阻（Pull-up resistor）：上拉电阻连接在IO引脚与电源电压之间。当IO引脚未被驱动时，上拉电阻将引脚电压拉高至接近电源电压水平。这可以防止引脚处于不确定的状态（即高阻态或浮空状态），从而有助于确保逻辑电平的一致性。
下拉电阻（Pull-down resistor）：下拉电阻则连接在IO引脚与地之间。当IO引脚未被驱动时，下拉电阻会将引脚电压拉低至接近地电平。与上拉电阻类似，这也有助于避免引脚处于不确定的状态，并且可以确保在没有其他控制信号作用时，引脚保持在低电平。
2）上下拉设计差异
我挑选了几款比较常用的芯片进行实验，手册对比。发现030、072、407芯片的IO上下拉电阻是输入输出共用，而103芯片的上下拉电阻是只有输入才有。
|
楼主
标题置顶
标题高亮
