各位高手，现在有一个1ns的窄脉冲，不知道该怎么检测出来

发表于 2012-5-28 16:41

各位前辈，该如何检测这1ns的窄脉冲呢？每个窄脉冲直接的间隔是1ms，主要是脉冲的宽度太窄了，不知道该如何检测才好~麻烦各位高手指点啊~~~多谢了~

发表于 2012-5-28 21:07

用GTX，跑5GHZ过采样

发表于 2012-5-28 22:43

先用模拟电路展宽
而后你想咱检都可以

发表于 2012-5-29 09:48

用模拟电路展宽，能否说的详细一点？还请高手指点。。。多谢~~~

发表于 2012-5-29 12:33

检测出来做什么？类似与在一定时间内检测有多少个这样的窄脉冲个数？
如果是的话，直接用这个信号当作时钟信号去触发就可以了。:lol

发表于 2012-5-29 15:06

就是想记窄脉冲的个数，您说拿它去触发什么？这个的脉冲有点窄，触发器接受不了啊。。。。

发表于 2012-5-29 16:26

您好，用模拟电路展宽，有那种直接用的芯片吗？我查了74HC123，原理上可以，但是不知道这系列的对输入信号的频率是不是有要求啊？能用在高频下吗？麻烦您了

发表于 2012-5-29 23:33

如果FPGA的话，或许真的需要高速串口

发表于 2012-5-30 05:20

模拟展宽就是用单稳态HC123，你这个要求要自己做实验。网上也有用CPLD做的数字单稳态方面的**，没试过。

http://www.**/ART_83572_18_20011_AN_b02f079d.HTM

发表于 2012-5-30 09:34

恩啊我试试谢了~

发表于 2012-5-30 09:35

恩啊我试试~~谢了啊

发表于 2018-3-5 14:50

请问你测到1nS脉冲了吗？还有你这个1nS脉冲是怎样测得的？

登录 · 发表于 2018-3-5 15:08

用这个芯片展宽，每个脉冲改变一次电平。

发表于 2018-3-5 18:01

直接用这个信号作为一个触发器的时钟即可，普通的FPGA对输入时钟脉冲高电平或低电平宽度要求不超过0.3ns

发表于 2018-5-14 15:51

您好！请问你这个1ns的窄脉冲是怎么产生的？用的是什么芯片

发表于 2018-5-14 16:36

找点**看一下。1ns的脉冲检测，不适用触发器的方式，不过fpga是有方法去解的。
fpga可以产生1ns的脉冲。
这些要求要对fpga底层非常了解和熟悉

发表于 2024-1-22 10:11

ucx 发表于 2018-3-5 18:01
直接用这个信号作为一个触发器的时钟即可，普通的FPGA对输入时钟脉冲高电平或低电平宽度要求不超过0.3ns ...

他这个信号应该低于FPGA的LVTTL电平，FPGA是没办法接收的。需要先放大才能传入到FPGA。