打印
[技术问答]

三态之高阻态

[复制链接]
134|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
uytyu|  楼主 | 2024-10-30 21:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

三态指其输出既可以是一般二值逻辑电路,即正常的高电平(逻辑1)或低电平(逻辑0),又可以保持特有的高阻态。

高阻态是一个数字电路里常见的术语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,类似于引脚悬空,如果用万用表测的话有可能是高电平也有可能是低电平,随它后面接的东西定。

处于高阻抗状态时,输出电阻很大,相当于开路,没有任何逻辑控制功能。高阻态的意义在于实际电路中不可能断开电路。三态电路的输出逻辑状态的控制,是通过一个输入引脚实现的。

对于各种器件的输出引脚,讲到三态,高电平输出、低电平输出、及高阻态。其中的高阻。基本上有硬件常识的人都清楚其作用主要有:节电、将该引脚电流效果上断开,避免其对系统上其它电路的不良影响。

然而对于输入引脚也有引脚,好多人都不理解,并认为没有必要。其实输入引脚,在我们的系统中非常常见,比如各种RAM芯片的引脚,输入时,如果\CS为高电平,则大多处于高阻状态。FPGA设计的书上或是各大牛人也通常会告诫我们,不用的引脚一定要设为高阻态。

除共同的节电作用外。高阻态引脚,输出高阻态你可以看着避免对别人产生影响。而输入高阻态状态,既避免对别人产生影响,还避免了受到别人的影响。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

14

主题

3182

帖子

1

粉丝