发新帖我要提问
返回列表
打印

求助：件内容，哪位大侠帮帮忙

[复制链接]
1083|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
day888|  楼主 | 2012-5-31 14:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
TMS, 寄存器, ps, pen, ARM





ARM中的CPSR中的I位和F位与断屏蔽寄存器INTMSK中的Global位有没有什么联系？

对中断屏蔽寄存器INTMSK，我是这样子理解的：
当中断屏蔽位被设为1时，即使中断发生都不会响应，但是此中断请求将相应的pending位置1，
所以如果此时将相应的中断屏蔽位设为0，则会发生中断响应。

而对于CPSR中的I位和F位，是不是将他们设为1时，即使有中断请求都不会将相应的pending位置1？

大家有没有s3c44b0的中断电路示意图？可不可以发上来参考参考？

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

day888

0

主题

83

帖子

0

粉丝