可配置逻辑单元(CFGLx)提供可超越软件执行速度限制而工作的可编程逻辑。该逻辑单元最多可接收 16 个输入信号,并通过使用可配置门将 16 个输入缩减为 4 条驱动 8 种可选单输出逻辑功能之一的逻辑线。
输入源是以下信号源的组合:
I/O 引脚
内部时钟
外设
寄存器位
可能的配置包括:
组合逻辑
AND
NAND
AND-OR
AND-OR-INVERT
OR-XOR
OR-XNOR
锁存器
S-R
带置 1 和复位功能的时钟控制D 型锁存器
带置 1 和复位功能的透明D 型锁存器
带复位功能的时钟控制J-K 型锁存器
|