#申请原创#[url=home.php?mod=space&uid=760190]@21小跑堂 [/url]
更新时间：20241206
EMI（Electromagnetic Interference）指的是设备产生的电磁干扰，研究如何减少设备对外界的干扰。这种对外界的干扰分为传导干扰（Conducted Emissions）和辐射干扰（Radiated Emissions）。本文档用于帮助新手在使用GALT61120时，降低对外界的干扰。
1、芯片配置优化
良好的芯片配置可以改善减少对外界的干扰。
1）减缓开关压摆率
LED旁路开关管的压摆率可以通过SLEWRATE寄存器配置，改变栅极驱动强度来控制信号上升和下降的速度。压摆率越低，对外干扰越弱。
SLEW_12_10[1:0]：LED10 - LED12的压摆率设置
SLEW_09_07[1:0]：LED7 - LED9的压摆率设置
SLEW_06_04[1:0]：LED4 - LED6的压摆率设置
SLEW_03_01[1:0]：LED1 - LED3的压摆率设置
理解图：
2）相位均匀分布
LED开启（或关断）时间之间的相移量会影响BUCK开关转换器的瞬时功率。建议将相移应用于每个开关，使所有LED开启（或关断）的时间均匀分布在一个PWM周期内，降低冲击电流。
理解图：
当设置每个LED的PHASEx=0时，可以观察到电流和电压有很大的变化。
当设置PHASEx+1-PHASEx=85时，每个LED的关闭时间均匀分布在一个PWM周期内（1023/12近似于85），可以观察到电流和电压的变化较小。
3）调节PWM占空比
请大家思考一下占空比100%和99.8%，哪种配置的EMI效果比较好？
100%占空比：当PWM信号的占空比为100%时，实际上没有开关动作发生，输出电压是恒定的直流电压。这意味着没有高频谐波产生，因此产生的EMI非常低。
99.8%占空比：当占空比接近但不等于100%时，仍然会有开关动作，尽管频率较低，但这会导致一些高频谐波的产生。这些谐波可能会通过传导或辐射方式引起EMI问题。
寄存器：
4）调节PWM频率
PWM频率由2个寄存器配置，时钟源经过PTBASE寄存器和PTCNT寄存器2次分频后作为PWM的频率。理论上频率越低，EMI效果越好。如果频率太低的话可能产生频闪效果，使用时请注意。
PWM_CLK=CLK/DIV1/DIV2
5）减小晶振驱动强度
通过寄存器XTALDS（85h），对晶振驱动能力进行配置，减小晶振的驱动强度，可以减小对外界干扰。
理解图：
6）减小时钟驱动配置
DSTR寄存器是只读寄存器，它的值由外部电路DSTR引脚的分压进行配置，并且只在上电时发生。选择较低的时钟驱动可以减小对外界干扰。
DSTR引脚电压与驱动强度的对应关系：
2、系统设计优化
对于EMI问题，芯片本身的影响不大，系统板的设计占主导因素。下面以系统硬件的角度去查找EMI问题。
1）查看超标频点
要想改善系统的EMI，我们得先了解当前的测试情况是怎样的。对EMI测试报告进行整理，查看超标频率点的分布，再针对超标频点进行整改。
2）干扰源
知道超频点后，我们需要清楚干扰源可能来自哪些方面，可以关注系统板上电流和电压变化较快的地方。
系统电源：在工作时会产生高频噪声，恒流源和电压源都会。
数字电路：高速数字信号/微处理器/控制器，在高速信号切换时会产生电磁辐射。比如晶振电路、PWM电路。
射频电路：射频振荡器可能产生强烈的辐射。
物理干扰：电机在运行时会因刷子和换向器的接触不良而产生噪声。
无线通信设备：WiFi模块、蓝牙模块、GPS接收器。
注意点：电源与数字信号往往是重灾区，时钟/晶振往往以倍频点方式出现。
3）锁定超频电路
扫描索频：如果有手持频谱分析仪是最好的，可以在系统工作的情况下，进行区域性扫测。看看超频点对应在哪个区域。
屏蔽排除：在没有便利工具的前提下，可以用铜箔纸做小盒子进行部分区域的排除，这样也能大致排查出超频点位置。
磁环索敌：在板子与板子的连接线，套上磁环排查，判断骚扰源来自哪一部分板子。
4）硬件注意事项
找到干扰源后，减小噪声的常用手段：电感阻拦、电容旁路、磁珠吸收，再加噪声引导和屏蔽。需要具体问题具体分析。
下面举例一些系统设计需要注意的地方：
a.在芯片电源引脚附近放置适当的去耦电容，尤其是高频电容，以减少电源噪声和瞬态电压。电容应尽量靠近电源引脚，并使用短而宽的走线连接。
b.非必要，不要使用电容串联的方式，避免ESR增加。在高频滤波中，ESR变得更为关键。低ESR意味着电容器可以更快地响应瞬态变化，提供更好的高频噪声抑制。
c.减小瞬时能量：在MOS开关管的控制端添加阻容，延缓开关时间，降低瞬时电流。
d.减小天线效应：晶振下方不要布线，容易耦合噪声，形成天线辐射，信号线距离晶振300mil以上的距离。
e.电路板规划时预留磁珠位置。磁珠具有高阻抗特性，尤其在高频范围内，可以有效滤除电源线上的高频噪声。
f.电源线尽量短而粗。短而粗的电源线可以降低电感，确保去耦电容能够更有效地吸收瞬态电流，减少电源噪声。
g.晶振的选择：建议使用带有屏蔽罩的晶振。如果系统板较大，应用多颗芯片，注意频谱分配。
h.接地线应当使用扁平线。扁平地线的宽面可以提供更大的表面积，从而降低电阻和电感，特别是在高频应用中，这有助于减少电压降和电磁干扰（EMI）。
i.注意接地！注意接地！注意接地！确保良好的接地设计，避免地环路噪声。
|
楼主
标题置顶
标题高亮
