配置IO

只看该作者 · 2024-12-26 22:31

大部分单片机提供片上可编程上/下拉电阻，以替代外部电阻，节省空间和成本；还可以防止未被使用的GPIO管脚处于浮空状态，避免额外电流从VDDIO电源泄露以及防止意外。说明: 不可为GPIO管脚同时配置上拉电阻和下拉电阻。大部分单片机单个电阻的值约为100 kΩ。上电后，默认为所有GPIO管脚配置下拉电阻。使能片上配置上/下拉电阻。

应遵循以下规则：
- 1.GPIO管脚处于浮空状态，当引脚上有外部干扰电压时，GPIO管脚则应使能内部上/下拉电阻。
- 2.GPIO管脚未使用，则使能内部下拉电阻。
- 3.GPIO管脚设为输入且该管脚被外部设备拉高/低时，则应禁能内部上/下拉电阻。
- 4.GPIO管脚作为输入且连接的外部设备处于高阻抗状态，则应使能内部上/下拉电阻。
- 5.GPIO管脚设为输出时，则应禁止使能内部上/下拉电阻。

关于遵循原则的部分说明和电路原理如下：

如果GPIO管脚处于浮空状态，当引脚上有外部干扰电压时可能导致输入门导通，从VDDIO经过输入门产生额外电流。在某些情况下，从VDDIO流出的电流较大会导致芯片运作异常，因此GPIO管脚不得处于浮空状态。
GPIO管脚用作输入且有外部驱动设备连接时，上/下拉电阻通常应被禁用，否则可能会引起VDDIO电流泄露。
说明: 但当外部驱动设备进入高阻抗状态时，如果IO输入还处于浮空状态，这可能会导致额外电流流出。因此，当外部驱动设备进入高阻抗状态时，需使能相应的上/下拉电阻。
(1)GPIO管脚设为输入，将片上电阻配置为上拉电阻，且该管脚的外部驱动设备处于低电平状态。电流会从VDDIO泄露，流经上拉电阻到达GND（流经此外部设备）。

上拉电阻的电阻值约为100 kΩ，当VDDIO的电压为3.3 V时，如有一个GPIO管脚配置不当，则会有约33 µA的额外电流从VDDIO泄露；如多个GPIO管脚配置不当，则每个管脚都会有33 µA的漏电流产生。

(2)GPIO管脚设为输入，使能下拉电阻而非上拉电阻，所连接的外部设备处于高电平，则无电流从VDDIO泄露，但VDDIO会通过外部器件产生电流。

GPIO管脚设为输出时，应禁用上/下拉电阻。否则也可能会引起电流泄露且额外电流会流经该上/下拉电阻。
说明: 但当GPIO设为输出时，内部上/拉电阻长期处于禁能状态，片上输入门的输入和外部设备的输入都会处于浮空状态，而使用者须避免出现这样的浮空状态。因此，则在高阻态期间使能上/下拉电阻。
(1) 将GPIO管脚设为输出且为该管脚配置下拉电阻，当输出处于高电平状态时，电流会从VDDIO流向该下拉电阻。

(2)GPIO管脚设为输出且处于低电平时，使能上拉电阻，泄露的电流会流经此上拉电阻和低电平输出缓冲区，最终到达GND。