PLL（锁相环）基本原理

1万 · 2012-6-2 10:27

什么是 PLLPLL是频率合成器的主要部件。它提供宽而灵活的内分频器量程，从而使合成器能满足设计师的要求。
PLL的概念
　　我们所说的PLL。其实就是锁相环路，简称为锁相环。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL）。一种输出一定频率信号的振荡电路，也称为相位同步环（回路）。该回路利用使外部施加的基准信号与 PLL 回路内的振荡器输出的相位差恒定的反馈控制来产生振荡信号。在网络领域中， PLL 用于从接收的信号中分离出时钟信号。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
　　主要由检相器组成的电路，将电压控制振荡器的频率与输入载波信号或参考频率发生器的信号相比较。在通过了环路滤波器后，检相器的输出被反馈给电压控制振荡器来保持其与输入频率或参考频率完全同相。彩色电视、遥测设备和其他许多接收机都具有锁相环路。
　　因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
　　目前锁相环主要有模拟锁相环，数字锁相环以及有**能力（微机控制的）锁相环。
PLL的组成
　　锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。

PLL即锁相环，基本原理图是：
输入信号－> 鉴相器－> 低通滤波器－> 压控振荡器－> 输出信号
               |________________________________|
鉴相器有两个输入，分别是输入信号和压控振荡器的输出信号，在二者相位差和频
率差不是很大的情况下，鉴相器的输出与两输入信号之差成正比，鉴相器的输出为模
拟信号，其通过低通滤波器虑除高频杂波，后进入压控振荡器，压控振荡器的输出频
率随其输入电压的改变而改变。
从原理图上看，PLL实际上是一负反馈系统，只要输入信号在正常范围内，输出信号
在“一定时间内”都能跟上。输入信号发生变化后，输出信号跟踪输入信号的过程称之
为捕获；输出信号跟踪完毕时称之为锁定；输入信号变化过快导致输出信号无法跟踪
时称为失锁。
通过PLL可以方便实现N倍频，原理如下：
输入信号－> 鉴相器－> 低通滤波器－> 压控振荡器－> 输出信号
               |___________N分频器______________|
此外，可以实现小数倍频，原理如下：
输入信号－> 鉴相器－> 低通滤波器－> 压控振荡器－> 输出信号
   |       |________N分频器/N+1分频_________|
   |                      |
   |------ 模式控制 ――---> |
模式控制模块可以选择分频器处于N分频器还是N+1分频，若通过模式控制模块实现
10个clk中有9个clk为N分频，1个clk为N+1分频，则实际输出信号频率为（N＋0.1）×
输入频率。
PLL电路本质是模拟电路，与ARM内核的数字电路截然不同，故在CPU中处于独立地
位，另外很多CPU的PLL供电为单独供电，且对PLL供电质量要求较高。