GD32F4XX ADC的时钟配置

[复制链接]
2263|10
 楼主| 豌豆爹 发表于 2025-1-8 13:00 | 显示全部楼层 |阅读模式
  • ADC CLK与CK_AHB、PLCK2时钟保持同步,ADC最大时钟频率为40MHz。ADC时钟可以在RCU时钟控制器中进行分配和配置。
zhizia4f 发表于 2025-2-18 13:07 | 显示全部楼层
这个我建议直接默认官方的例程的时钟配置就行
lix1yr 发表于 2025-2-18 14:10 | 显示全部楼层
看你需要的ADC采样速度,其实默认最大一般就可以吧
b5z1giu 发表于 2025-2-18 15:16 | 显示全部楼层
在GD32F4XX系列微控制器中,ADC的时钟配置是非常重要的,因为它直接影响到ADC的采样速率和转换精度。ADC的时钟源通常来自APB2总线时钟,并且可以通过分频器进行配置
q1ngt12 发表于 2025-2-18 16:24 | 显示全部楼层
ADC的时钟源来自APB2总线时钟(PCLK2)。
p0gon9y 发表于 2025-2-18 16:33 | 显示全部楼层
默认情况下,APB2总线时钟与系统时钟(SYSCLK)相同,但可以通过RCC(复位和时钟控制)模块进行配置。
q1d0mnx 发表于 2025-2-18 17:40 | 显示全部楼层
ADC时钟可以通过ADC_CTL0寄存器中的ADCPSC位进行分频。分频系数可以是2、4、6、8、12、16、32、64、128、256
kaif2n9j 发表于 2025-2-18 18:52 | 显示全部楼层
配置APB2总线时钟:通过RCC模块配置APB2总线时钟。配置ADC时钟分频:设置ADC_CTL0寄存器中的ADCPSC位来选择分频系数
g0d5xs 发表于 2025-2-19 10:04 | 显示全部楼层
使能ADC时钟:通过RCC模块使能ADC时钟。
cen9ce 发表于 2025-2-19 11:25 | 显示全部楼层
ADC时钟频率不能超过其最大允许值(通常为30 MHz,具体请参考数据手册)。
w2nme1ai7 发表于 2025-2-19 13:41 | 显示全部楼层
过高的时钟频率可能导致ADC转换精度下降或工作不稳定。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

534

主题

2316

帖子

6

粉丝
快速回复 在线客服 返回列表 返回顶部