本帖最后由 IFX新闻官 于 2025-2-6 13:21 编辑
用户手册
CY8CIT-017 CAN/线扩展板套件指南
本文档是 CY8CKIT - 017 CAN/LIN 扩展板套件指南。该套件用于 CY8CKIT - 001 或 CY8CKIT - 030 开发套件，可评估 PSoC 3 和 PSoC 5 设备的 CAN/LIN 通信能力。介绍了套件内容、安装步骤、硬件连接、代码示例等，包括 CAN 和 LIN 通信的硬件设置、功能验证及相关工具使用，还提供了原理图、物料清单等附录信息。
CY8CKIT017 CAN / LIN扩展板套件快速入门指南
本文档是 CY8CKIT - 017 CAN/LIN 扩展板套件快速入门指南。介绍了该套件的基本操作步骤，包括将扩展板插入 CY8CKIT - 001 DVK 的 A 端口、安装处理器模块、连接 MiniProg3 等硬件设置，以及安装 PSoC 编程器和创建者软件等软件安装步骤，还提及了不同系统配置（如使用 CAN 分析仪或两个 DVK）下的操作要点和跳线设置等内容。
发行说明CY8CKIT-017 PSOC® CAN/LIN 扩展板套件发布日期:2012年10月3日
本文档为 CY8CKIT - 017 PSoC® CAN/LIN 扩展板套件发行说明。涵盖套件版本、硬件和系统要求、安装步骤、更新内容、限制与已知问题等。该套件需特定硬件和软件支持，如指定的开发套件、PSoC 编程器等。更新了 CAN 代码示例并新增 LIN 示例，同时指出其在通信测试方面的限制及解决方法，还提供了技术支持和文档获取途径。
数据表
PSoC 5LP 芯片级封装（CSP）引导加载程序十六进制文件
PSoC 5LP 是赛普拉斯（现英飞凌）推出的一款集成可编程片上系统，CSP（Chip Scale Package）即芯片级封装。这份 “PSoC 5LP CSP Bootloader Hex Files” 包含了用于 PSoC 5LP 芯片的引导加载程序十六进制文件。引导加载程序是系统上电后首先运行的代码，它负责初始化硬件、加载主应用程序到内存并启动。这些十六进制文件以特定的格式存储了引导加载程序的机器码。开发人员可以利用这些文件，通过特定的编程工具将引导加载程序烧录到 PSoC 5LP CSP 芯片中，为后续的主程序开发和运行搭建基础，方便实现系统的更新、调试等功能，提高开发效率和产品的可维护性。
PSoC 5LP 芯片级封装（CSP）引导加载程序项目文件
PSoC 5LP 是英飞凌（前赛普拉斯）旗下一款具有高度集成性和可编程性的片上系统，CSP（Chip Scale Package）指芯片级封装，能让芯片尺寸更接近裸片大小。“PSoC 5LP CSP Bootloader Project Files” 包含了用于 PSoC 5LP CSP 芯片引导加载程序开发的相关项目文件。引导加载程序是设备上电后首先执行的代码，主要功能是初始化硬件环境、加载主应用程序到内存并启动。这些项目文件可能涵盖源代码（如 C 或汇编代码）、配置文件、工程设置文件等。开发者可借助这些文件，使用相应的集成开发环境（IDE）来对引导加载程序进行编辑、编译、调试等操作，方便进行定制化开发，以满足不同应用场景下系统更新、调试和运行的需求。
PSoC®5LP : CY8C58LP系列数据手册可编程片上系统(PSoC®)
CY8C58LP 系列数据手册介绍了 PSoC 5LP 可编程片上系统。它集成模拟和数字外设、存储器及微控制器，如 32 位 Cortex - M3 内核等。工作电压 1.71 - 5.5V，具备多种功耗模式。其数字和模拟子系统功能丰富，有多种外设接口。提供丰富开发支持，包括 PSoC Creator 工具等。还详细说明了电气规范、引脚分布等内容，适用于嵌入式系统设计。
应用文档
可编程逻辑阵列系统™Arm®Cortex®代码的最佳化
本文档聚焦于 PSoC™ 4 和 5LP 的 Arm® Cortex® CPU 的 C 代码优化。详细阐述了如变量访问、函数调用、特殊功能指令使用、结构体处理等优化策略，介绍了不同编译器（GCC、MDK、IAR）下的优化方法及内存配置技巧，还通过大量示例展示优化前后的代码差异，并给出了如降低功耗、提升速度等实际优化效果，为开发者提供全面的代码优化指导。
PSoCTM Arm®Cortex优化代码
本文档聚焦 PSoC™ 4 和 5LP 的 Arm® Cortex® CPU 的 C 及汇编代码优化。详述了寄存器集、地址映射等架构基础，介绍编译器通用主题如预定义宏、输出查看、优化选项等，涵盖变量访问、混合编程、特殊指令等优化策略，还涉及结构体处理、库函数使用、代码变量放置等内容，并给出针对 PSoC™ 4 设备的优化技巧及编译器输出示例，为开发者提供全面的代码优化指导。
PSoCT™ Creator-引导程序简介
该文档由Infineon发布，主要面向计划使用PSoC™ MCU的用户。它简要介绍了引导程序理论和技术，详细阐述如何在PSoC™ 3、4、5LP MCU中利用PSoC™ Creator快速实现引导程序，涵盖引导程序设计考量、工作原理、添加到项目的步骤等内容 ，还介绍了双应用引导程序相关要点，为开发者提供全面的引导程序开发指导。
PSoC@3、PSoC4和PSoC 5LP中Bootloader 的简介
该文档聚焦于 PSoC® 3、PSoC 4 和 PSoC 5LP 中 Bootloader。首先介绍了 Bootloader 的基础理论和设计要点，如存储、时序等。接着阐述 PSoC Creator 环境下 Bootloader 的工作原理、项目操作步骤，涵盖创建、添加应用、调试等。还提及双应用 Bootloader 的特殊之处及项目加载方式。最后通过附录说明 Bootloader 与器件复位的关联，为相关设计提供全面指导 。
AN75400-PSoC® 3 和 PSoC® 5LPCapSense®设计指南
该文档是赛普拉斯的《PSoC® 3 和 PSoC® 5LP CapSense®设计指南》，为在这两个系列器件中设计 CapSense 应用提供指导。它介绍了器件特性、CapSense 技术原理、独特功能、设计工具及组件参数等内容，涵盖自动/手动调校方法、设计注意事项（如软件滤波、功耗等），还提供了相关资源和术语表，助力工程师设计出稳定可靠的 CapSense 应用系统 。
PSoC®3、PSoC4和 PSoC 5LP 数字设计最佳实践
该文档介绍了 PSoC® 3、PSoC 4 和 PSoC 5LP 的数字设计知识。涵盖数字设计基本概念、方法与调试，以及 PSoC 数字设计特性如时钟系统、同步机制等。详细说明了设计注意事项，包括组件数据手册规范、时钟使用等多个方面。还讲解了 PSoC Creator 静态时序分析（STA）报告的使用，如设置条件、查找、分析内容及移除警告等，为相关数字设计提供全面指导。
英飞凌 - AN82156 应用笔记 - 版本 10.00
这是英飞凌公司发布的 AN82156 应用笔记，版本为 10.00 。该文档聚焦英飞凌特定技术或产品应用，内容可能涵盖相关技术原理、产品特性剖析。还会给出实际应用指南，如硬件设计、软件编程建议等，助力工程师掌握产品使用方法。此外，或许包含性能优化技巧及常见问题解决策略，为工程师在项目开发中运用英飞凌技术提供有力支持。
英飞凌 - AN82156 PSoC 3、PSoC 4 和 PSoC 5LP：使用通用数字模块（UDB）数据路径在 PSoC Creator 中设计组件（PSoC Creator 3.2）.zip - 应用笔记
这份英飞凌的应用笔记聚焦于 PSoC 3、PSoC 4 和 PSoC 5LP 系列芯片。借助 PSoC Creator 3.2 软件，详细阐述了如何利用通用数字模块（UDB）数据路径来设计组件。文档涵盖从基础原理到实际操作的内容，为开发者提供了具体的设计步骤、代码示例以及注意事项等。版本 10.00 经过多次优化，能帮助工程师高效开发出满足需求的 PSoC 组件，提升项目开发效率与质量。
PSoC®3、PSoC4和 PSoC 5LP - 使用 UDB 数据路径对 PSoC CreatorT组件进行设计
该文档围绕 PSoC 3、4 和 5LP 中使用 UDB 数据路径设计 PSoC Creator 组件展开。介绍了 UDB 数据路径架构特性，对比传统 PLD 凸显优势。阐述基于此的组件设计方法，涵盖 8 位计数器、PWM、UART 等组件创建步骤及参数、头文件设置。还详述数据路径配置工具使用及附录提供示例代码等，助力开发者掌握相关设计技能，实现高效的 PSoC 组件设计与开发。
PSoC3和PSoC5LP硬件设计注意事项
该文档聚焦 PSoC 3 和 PSoC 5LP 硬件设计。从封装选择讲起，分析不同封装特性。在电源系统方面，涵盖引脚连接、稳压模式、调节器选用等要点。对 I/O 引脚，阐述其类型、选择策略、与复位及电平转换关系等。还涉及设备复位、编程调试、振荡器、模拟连接等内容，并提供附录辅助设计，为 PSoC 3 和 5LP 硬件设计提供全面指导，助工程师打造稳定可靠电路。
PSoC®、3、PSoC 4和PSoC5LP数字设计最佳实践
《PSoC® 3、PSoC 4 和 PSoC 5LP 数字设计最佳实践》围绕 PSoC 系列芯片数字设计展开。先阐述数字设计基础概念、方法与常见时序问题，接着剖析 PSoC 数字子系统、时钟及同步机制，强调 STA 分析重要性。随后指出组件、时钟、控制寄存器等多方面设计注意要点，最后详述 STA 报告使用，含设置、查找、解读及消除警告等内容，助力工程师掌握 PSoC 数字设计关键技术。
使用UDB数据路径设计PSoC创建器组件
《使用 UDB 数据路径设计 PSoC 创建器组件》主要介绍在 PSoC 中利用 UDB 数据路径设计组件的方法。阐述了 UDB 与传统 PLD 的区别及自身架构特性，对比了编写 Verilog 文件结合配置工具和使用 UDB 编辑器两种设计方式，还通过 8 位计数器、UART 等组件创建实例详细说明设计流程，最后介绍数据路径配置工具的使用及附录中的相关示例代码，助力工程师掌握设计要点。
PSoC@3/PSoC5LP 提高内部振荡器的精度
《PSoC® 3 / PSoC 5LP提高内部振荡器的精度》主要介绍了在PSoC 3和PSoC 5LP中提高内部振荡器精度的方法。文档先阐述了ILO和IMO的基础特性，如ILO的低精度、多频输出及IMO的主时钟源地位和不同频率精度表现。接着讲解了通过运行时校准提升精度的原理，介绍了kHz_ILO_Trim和IMO_Trim两个关键组件的使用方法，包括其输入、参数、API等。还提供了测试项目说明、组件内部实现细节，分析了设计时的考量因素，并列举了组件性能数据，帮助工程师提升内部振荡器精度。
英飞凌 - AN80248 PSoC 3、PSoC 5LP 提高内部振荡器精度（PSoC Creator 2.2） - 应用笔记
此文档是英飞凌发布的关于 PSoC 3 和 PSoC 5LP 的应用笔记，版本为 08.00。它基于 PSoC Creator 2.2 软件平台，着重探讨如何提高 PSoC 3 和 PSoC 5LP 内部振荡器的精度。内部振荡器精度对于芯片的时钟信号稳定性至关重要，会影响整个系统的性能。笔记可能包含精度误差产生的原因分析、具体的改进方法和技术，以及相应的配置步骤和代码示例等，为开发者在设计中优化振荡器性能提供专业指导。
英飞凌 - AN80248 PSoC 3、PSoC 5LP 提高内部振荡器精度归档（PSoC Creator 2.12.0） - 应用笔记
这份英飞凌的应用笔记主要围绕 PSoC 3 和 PSoC 5LP 芯片展开，聚焦于提高其内部振荡器的精度。“归档” 表明它可能包含过往版本或相关补充资料。它基于 PSoC Creator 2.1 和 2.0 软件版本，版本号为 08.00，说明经过了多次更新完善。文档内或许详细分析了内部振荡器精度误差产生的根源，并提供了具体有效的改进策略、操作步骤以及相关代码示例，助力开发者优化芯片性能，提升系统的稳定性和可靠性。
英飞凌 - AN60024 PSoC 3、PSoC 4、PSoC 5LP 开关去抖器与毛刺滤波器（PSoC Creator 3.0）.zip - 应用笔记
该文档是英飞凌发布的应用笔记，版本为 17.00。它以 PSoC 3、PSoC 4 和 PSoC 5LP 芯片为对象，基于 PSoC Creator 3.0 开发环境，聚焦开关去抖器和毛刺滤波器的设计。在实际电路中，开关抖动和信号毛刺会影响系统稳定性与可靠性。此笔记详细介绍相关原理、设计方法及实现步骤，可能还包含代码示例与调试建议，帮助开发者有效解决开关信号处理问题，提升系统性能。
英飞凌 - AN60024 PSoC 3、PSoC 4、PSoC 5LP 开关去抖器和毛刺滤波器归档文件（PSoC Creator 2.1 SP1/2.1）.zip - 应用笔记
这是英飞凌的一份应用笔记文档，版本为 17.00。它主要围绕 PSoC 3、PSoC 4 和 PSoC 5LP 这几款芯片，借助 PSoC Creator 2.1 SP1 和 2.1 开发环境，聚焦开关去抖器和毛刺滤波器的设计。“Archive” 意味着该压缩包可能包含历史版本、补充资料或相关案例。文档详细讲解如何利用这些芯片实现开关去抖和毛刺过滤功能，提供设计思路、代码示例和调试方法，助力工程师优化系统性能，增强信号稳定性。
PSoC® 3到PSoC5LP迁移指南
《PSoC® 3 到 PSoC 5LP 迁移指南》主要介绍了从 PSoC 3 向 PSoC 5LP 迁移设计时的要点。分析了迁移原因，如 PSoC 5LP 的 CPU 及内存优势，但也提及成本因素。详细阐述了设备在多方面的差异，以及硬件设计、PSoC Creator 项目和固件移植的注意事项，包括电源、引脚、模拟路由、代码编译等内容，为工程师提供全面的迁移指导，助其顺利完成项目过渡。
PSoC® 3和PSoC5LP-从芯片规模封装(CSP)入门
《PSoC® 3 和 PSoC 5LP - 从芯片规模封装（CSP）入门》介绍了 PSoC 3 和 5LP 的 CSP 封装使用指南及内置 I²C 引导加载程序的使用方法。阐述 CSP 优势如小尺寸，也提及特殊处理需求。涵盖 CSP 设备选择、PSoC Creator 设计要点、引导加载程序的规格与使用步骤等内容，为工程师使用 CSP 封装的 PSoC 芯片提供全面指导，助其高效完成相关设计与开发工作。
更多技术信息
PSoC®5LP寄存器TRM(技术参考手册
《PSoC® 5LP 寄存器 TRM（技术参考手册）》详细介绍了 PSoC 5LP 设备的寄存器信息。涵盖了时钟、电源、存储、外设等各类功能模块的寄存器，如 CLKDIST、PWRSYS、SRAM 等系列寄存器。明确了每个寄存器的名称、地址、位组织、功能描述及复位值等内容，为工程师提供了全面且深入的寄存器参考资料，有助于其进行底层硬件开发与系统调试工作。
PSoC5LP架构TRM(技术参考手册)
《PSoC® 5LP 架构技术参考手册》详细介绍了 PSoC 5LP 设备的架构信息。涵盖 CPU、内存、系统资源、数字与模拟系统、程序与调试等方面，如 Cortex - M3 CPU 核心、多种存储类型、时钟与电源管理、丰富的外设及中断控制器等。还包括各模块的功能特性、操作原理、寄存器配置及相关示例，为工程师提供全面的技术参考，助力其进行基于 PSoC 5LP 的开发设计工作。
产品质量报告
柏树半导体产品认证报告
《柏树半导体产品认证报告》主要针对 PSoC5 LP 器件系列（S8PM - 10P 技术，Fab25）进行了全面的可靠性测试与评估。涵盖了如高温工作寿命、低温工作寿命、耐久性、数据保持、静电放电、闩锁效应等多种测试项目，测试条件严格遵循相关标准。报告详细记录了各测试的结果、失效情况及失效分析，为该系列产品的质量和可靠性提供了有力的数据支持。
柏树半导体产品认证报告
《柏树半导体产品认证报告》聚焦 PSoC5 LP 器件（S8P12 - 10P 技术，Fab4）的可靠性评估。涵盖多类型封装，详述芯片制造工艺与电气测试详情。严格按照规范开展了高温、低温、耐久性、数据保持等一系列可靠性测试，明确了各测试条件与结果，对出现的少量失效情况深入分析，还总结了失效概率，为产品在工业应用中的可靠性提供关键数据支撑。
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看，没有账号？注册
×
|
楼主
