本帖最后由 IFX新闻官 于 2025-2-6 15:10 编辑
用户手册
CY8CKIT-017 CAN/LIN 扩展板套件指南
《CY8CKIT - 017 CAN LIN 扩展板套件指南》介绍了用于 CY8CKIT - 001 或 CY8CKIT - 030 开发套件的扩展板。涵盖套件内容、兼容性、安装步骤（软件与硬件）、操作方法（编程、硬件连接、功能验证），详细说明了 CAN 和 LIN 通信的硬件电路（如收发器、连接器等）及代码示例（包括项目细节、配置参数等），还提供了原理图、物料清单和合规信息，助力用户利用该套件进行 CAN 和 LIN 通信开发。
CY8CKIT-017 CAN LIN 扩展板套件指南.pdf
(3.65 MB)
CY8CKITO17 CAN/LIN 扩展板套件快速入门指南
《CY8CKIT - 017 CAN LIN 扩展板套件快速入门指南》主要介绍了该扩展板套件的基本使用步骤。涵盖硬件设置，如将扩展板插入指定端口、安装处理器模块等；软件安装，需安装 PSoC 相关软件；系统设置包括与 CAN 分析仪连接或双 DVK 配置；还涉及跳线设置及板卡测试操作，为用户快速上手该套件提供简洁明了的指导。
CY8CKITO17 CAN LIN 扩展板套件快速入门指南.pdf
(1.18 MB)
CY8CKIT-017 PSOC®CAN/LIN 扩展板套件发布日期:2012年10月3日
《CY8CKIT - 017 CAN LIN 扩展板套件快速入门指南》主要介绍了该扩展板套件的基本使用步骤。涵盖硬件设置，如将扩展板插入指定端口、安装处理器模块等；软件安装，需安装 PSoC 相关软件；系统设置包括与 CAN 分析仪连接或双 DVK 配置；还涉及跳线设置及板卡测试操作，为用户快速上手该套件提供简洁明了的指导。
CY8CKIT-017 PSOC®CAN LIN 扩展板套件发布日期 2012年10月3日.pdf
(133.53 KB)
数据表
PSoC 5LP 芯片级封装（CSP）引导加载程序十六进制文件
PSoC 5LP 是英飞凌推出的一款集成度高、可编程性强的片上系统，CSP 是一种使芯片封装尺寸接近芯片本身大小的先进封装技术。引导加载程序则是设备上电后首先运行的代码，负责初始化硬件、加载主应用程序到内存并启动。这些十六进制文件存储着 PSoC 5LP CSP 引导加载程序的机器码。开发者可以使用编程工具，将这些十六进制文件烧录到 PSoC 5LP CSP 芯片中。借助这些文件，能够快速搭建起芯片启动的基础环境，方便后续对主应用程序进行开发、调试和更新，有效提高开发效率和产品的可维护性。
PSoC 5LP 芯片级封装（CSP）引导加载程序十六进制文件.zip
(696.26 KB)
PSoC 5LP 芯片级封装（CSP）引导加载程序项目文件
PSoC 5LP 是英飞凌旗下一款具备高度灵活性与集成度的可编程片上系统，CSP（Chip Scale Package）芯片级封装技术能让芯片体积大幅减小。引导加载程序作为设备上电后首个运行的程序，负责硬件初始化以及主应用程序的加载和启动。PSoC 5LP CSP 引导加载程序项目文件包含了开发引导加载程序所需的各类资源，如源代码（通常采用 C 或汇编语言编写）、配置文件、编译脚本、项目设置文件等。借助这些项目文件，开发者可在集成开发环境（IDE）中对引导加载程序进行编辑、编译、调试与优化，从而根据不同的应用场景和需求，定制出适配 PSoC 5LP CSP 芯片的引导加载程序，确保系统稳定启动并顺利运行后续的主应用程序。
PSoC 5LP 芯片级封装（CSP）引导加载程序项目文件.zip
(822.45 KB)
PSoC®5LP:CY8C56LP 系列数据手册可编程片上系统(PSoC®)
《PSoC® 5LP：CY8C56LP 系列数据手册可编程片上系统（PSoC®）》详细介绍了 CY8C56LP 系列芯片。它集成模拟和数字外设、存储器及微控制器，具有多种工作模式与低功耗特性。涵盖丰富的接口与功能模块，如 CAN、USB 等。对时钟、供电、复位等系统集成部分有详细说明，还包括电气规范、引脚信息等内容，为芯片的应用开发提供全面参考。
PSoC®5LP CY8C56LP 系列数据手册可编程片上系统(PSoC®).pdf
(4.43 MB)
应用文档
可编程逻辑阵列系统™Arm®Cortex®代码的最佳化
《PSoC™ Arm® Cortex® 代码的最佳化》聚焦于 PSoC 4 和 PSoC 5LP 的 Arm® Cortex® CPU 的 C 及汇编代码优化。详述了 CPU 架构特性、编译器要点，涵盖变量访问、特殊指令、结构体处理等优化策略，并提供了代码示例与编译器输出细节，助力开发者提升代码效率，减少内存占用与功耗，适用于从事 PSoC 相关开发且关注代码性能的人员。
可编程逻辑阵列系统™Arm®Cortex®代码的最佳化.pdf
(3.09 MB)
PSoCTM Arm® Cortex优化代码
本文档“PSoC™ Arm® Cortex® code optimization”由 infineon 编写，聚焦于 PSoC™ 4 和 5LP 中 Arm® Cortex® CPU 的 C 及汇编代码优化。涵盖编译器主题、变量访问、代码混合、特殊指令等多方面内容，还介绍了放置代码和变量的方法与优化技巧，如利用链接器脚本文件等。同时给出编译器输出示例，并提供参考文献、修订历史等信息，助力开发者提升代码效率。
PSoCTM Arm® Cortex优化代码.pdf
(2.05 MB)
PSoCTM Creator-引导加载器介绍
本文档“PSoC™ Creator - 引导加载器介绍”由 infineon 编写。主要介绍了在 PSoC™ 3、4、5LP 中使用 PSoC™ Creator 实现引导加载器的相关知识，涵盖引导加载器基础理论、设计要点，以及 PSoC™ 引导加载器的工作原理、项目构建、调试、定制等内容，还涉及双应用引导加载器的考虑因素，为用户在 PSoC™ 设备中应用引导加载器提供了全面指导。
PSoCTM Creator-引导加载器介绍.pdf
(1.82 MB)
PSoC@3、PSoC4和PSoC 5LP中Bootloader 的简介
本文档介绍了 PSoC® 3、4 和 5LP 中 Bootloader 的相关知识。包括其理论和技术，如术语定义、使用流程、功能及设计要点，像存储配置、时序、端口、容错、兼容性和定制等。还详述了在 PSoC Creator 中实现 Bootloader 的步骤，涵盖项目创建、组件添加配置、调试、定制与调用，以及项目加载和双应用 Bootloader 注意事项，为开发者提供了全面指导。
PSoC@3、PSoC4和PSoC 5LP中Bootloader 的简介.pdf
(1.57 MB)
AN75400-PSoC®3 和 PSoC® 5LPCapSense®设计指南
本文档是 PSoC® 3 和 PSoC® 5LP 的 CapSense®设计指南。介绍了 CapSense 技术原理，如电容转换、SmartSense 自动调校等；阐述了在这两款器件中的实现方式，包括 CSD 实现、独特功能（如双通道、防水设计）等；还讲解了设计工具、组件参数、调校方法、功能调校及设计注意事项（软件滤波、功耗、响应时间等），为工程师提供了全面的设计指导。
AN75400-PSoC®3 和 PSoC® 5LPCapSense®设计指南.pdf
(3.12 MB)
PSoC®3、PSoC4和 PSoC 5LP 数字设计最佳实践
《PSoC® 3、PSoC 4 和 PSoC 5LP 数字设计最佳实践》介绍了 PSoC 数字设计原理与实践。涵盖数字设计基础概念、方法及 PSoC 数字子系统、时钟、同步等内容，还提供了设计注意事项及 STA 报告使用方法。通过分析时序问题和各种示例，帮助开发者理解并遵循最佳实践，提升 PSoC 数字设计的可靠性与性能，适用于相关芯片系列开发。
PSoC®3、PSoC4和 PSoC 5LP 数字设计最佳实践.pdf
(2.28 MB)
英飞凌 - AN82156 应用笔记 - 版本 10.00
英飞凌的这份应用笔记 AN82156 已更新至版本 10.00，是其技术文档体系中的重要部分。通常而言，这类文档会围绕英飞凌的特定产品、技术或解决方案展开。它可能详细介绍相关产品的特性、功能、工作原理等基础信息。也会提供在实际应用场景中的设计指导，涵盖硬件电路搭建、软件编程思路等。同时，还可能包含性能优化策略、故障排查方法等内容，为工程师和开发者在实际项目中运用英飞凌的技术提供全面且深入的参考，助力高效完成开发任务。
英飞凌 - AN82156 应用笔记 - 版本 10.00.zip
(3.16 MB)
英飞凌 - AN82156：PSoC 3、PSoC 4 和 PSoC 5LP 使用通用数字模块（UDB）数据路径在 PSoC Creator 中设计组件（PSoC Creator 3.2）.zip - 应用笔记 - 版本 10.00
此为英飞凌发布的技术文档，版本 10.00 表明内容经过多轮完善。聚焦于 PSoC 3、PSoC 4 和 PSoC 5LP 芯片，基于 PSoC Creator 3.2 开发环境，着重探讨利用通用数字模块（UDB）数据路径来设计组件。文档内可能有 UDB 原理介绍、组件设计步骤、代码示例及调试技巧等。旨在帮助开发者掌握在特定软件中借助 UDB 设计 PSoC 组件的方法，提升开发效率与质量。
英飞凌 - AN82156：PSoC 3、PSoC 4 和 PSoC 5LP 使用通用数字模块（UDB）数据路径在 P.zip
(8.28 MB)
PSoC®3、PSoC4和 PSoC 5LP - 使用 UDB 数据路径对 PSoC CreatorT组件进行设计
本文档介绍了在 PSoC 3、4 和 5LP 中使用通用数字模块（UDB）数据路径对 PSoC Creator 组件进行设计的方法。阐述了数据路径架构特性，对比其与传统 PLD 的优势，如资源利用更高效。详细说明了基于数据路径组件的创建过程，包括计数器、PWM、UART 等组件示例，还介绍了数据路径配置工具和 UDB 编辑器的使用，为工程师提供了全面的设计指导。
PSoC®3、PSoC4和 PSoC 5LP - 使用 UDB 数据路径对 PSoC CreatorT组件进行设计.pdf.pdf
(2.95 MB)
PSoC3和PSoC5LP硬件设计注意事项
本文档围绕 PSoC 3 和 PSoC 5LP 硬件设计展开。涵盖电源系统，如引脚连接、不同供电模式及调节器考量；I/O 引脚的类型、选择、复位与电平转换等；还涉及设备复位、编程调试接口、振荡器、模拟连接等方面。详细说明了各部分设计要点及注意事项，并提供相关应用笔记和检查清单作为参考，助力工程师完成硬件设计。
PSoC3和PSoC5LP硬件设计注意事项.pdf
(1.34 MB)
PSoC®、3、PSoC4和PSoC5LP数字设计最佳实践
本文档介绍了 PSoC 3、4 和 5LP 的数字设计知识。先阐述数字设计基本概念、方法与时序问题，接着说明 PSoC 数字子系统、时钟及同步机制，强调设计注意事项如组件规格、时钟使用等，还讲解了 PSoC Creator 静态时序分析（STA）报告的使用，包括查找、解读及消除警告等，为数字设计提供理论和实践指导。
PSoC®、3、PSoC4和PSoC5LP数字设计最佳实践.pdf
(1.95 MB)
使用UDB数据路径设计PSoCCreator组件
本文档主要讲述使用 UDB 数据路径设计 PSoC Creator 组件。介绍了 PSoC UDB 与传统 PLD 的区别，阐述数据路径架构及特点，如 CFGRAM、ALU 等。详述基于数据路径组件的创建方法，包括用 UDB 编辑器和数据路径配置工具，并通过 8 位计数器、PWM 等项目示例说明流程，还提及组件参数添加、头文件创建等内容，为 PSoC 组件设计提供指导。
使用UDB数据路径设计PSoCCreator组件.pdf
(3.26 MB)
PSoC®3/PSoC5LP 提高内部振荡器的精度
本文档介绍了 PSoC® 3 和 PSoC 5LP 内部振荡器精度提升方法。阐述了 ILO 和 IMO 振荡器的基本特性及应用，讲解通过运行时校准提升精度的原理，详细说明了 kHz_ILO_Trim 和 IMO_Trim 组件的使用，包括符号、参数和 API 等，还介绍了测试项目及组件内部实现，分析了修剪设计考虑因素和性能，最终可使 ILO 达到±6.5%、IMO 达到±0.05%的精度。
PSoC®3 PSoC5LP 提高内部振荡器的精度.pdf
(1.05 MB)
英飞凌 - AN80248：PSoC 3、PSoC 5LP 提高内部振荡器精度（PSoC Creator 2.2） - 应用笔记
这是英飞凌推出的应用笔记，版本号为 08.00，意味着该文档经过了多次修订和完善。它主要围绕 PSoC 3 和 PSoC 5LP 这两款芯片展开，核心内容是如何在 PSoC Creator 2.2 开发环境下提高芯片内部振荡器的精度。内部振荡器的精度对芯片的时钟信号稳定性至关重要，直接影响到整个系统的性能和功能。这份笔记可能会详细分析影响内部振荡器精度的因素，如温度、电压波动等，并提供相应的解决方案和技术策略。同时，可能还会包含具体的配置步骤、代码示例以及测试和验证方法，帮助工程师在实际项目中更好地优化内部振荡器的性能，确保系统稳定可靠运行。
英飞凌 - AN80248：PSoC 3、PSoC 5LP 提高内部振荡器精度（PSoC Creator 2.2） - 应用.zip
(1.99 MB)
英飞凌 - AN80248：PSoC 3、PSoC 5LP 提高内部振荡器精度归档文件（PSoC Creator 2.1/2.0） - 应用笔记
这是英飞凌发布的一份应用笔记，版本号为 08.00，表明经过了多次更新与完善。该文档聚焦于 PSoC 3 和 PSoC 5LP 芯片，旨在提升其内部振荡器的精度。“Archive” 说明此文件可能包含历史版本的相关内容、补充材料或额外资源。它基于 PSoC Creator 2.1 和 2.0 开发环境，详细探讨了内部振荡器精度受影响的因素，如温度变化、电源波动等，并提供了一系列提高精度的方法，可能涉及硬件调整、软件校准算法等。文档还可能配有代码示例、设计指南和测试数据，为开发者在实际项目中优化芯片内部振荡器性能提供全面且实用的参考。
英飞凌 - AN80248：PSoC 3、PSoC 5LP 提高内部振荡器精度归档文件（PSoC Creator 2.12.zip
(1.35 MB)
英飞凌 - AN60024：PSoC 3、PSoC 4、PSoC 5LP 开关去抖器与毛刺滤波器（PSoC Creator 3.0）.zip - 应用笔记
这是英飞凌发布的一份技术应用笔记，版本号为 17.00，说明经过了多次更新迭代，内容较为成熟和完善。该文档围绕 PSoC 3、PSoC 4 和 PSoC 5LP 这三款芯片展开，借助 PSoC Creator 3.0 开发环境，重点讲解开关去抖器和毛刺滤波器的设计与实现。在实际电路中，开关操作时产生的抖动以及信号中的毛刺会对系统的稳定性和可靠性造成不良影响。此应用笔记会详细分析开关抖动和毛刺产生的原因，介绍基于这三款 PSoC 芯片实现去抖和滤波功能的具体方法，可能包含硬件电路设计思路、软件代码示例以及配置参数说明等内容。开发者可以参考该文档，利用 PSoC 芯片的可编程特性，有效解决开关信号处理过程中的抖动和毛刺问题，提升系统性能。
英飞凌 - AN60024：PSoC 3、PSoC 4、PSoC 5LP 开关去抖器与毛刺滤波器（PSoC Creator .zip
(158.51 KB)
英飞凌 - AN60024：PSoC 3、PSoC 4、PSoC 5LP 开关去抖器和毛刺滤波器归档文件（PSoC Creator 2.1 SP1/2.1）.zip - 应用笔记
这是英飞凌推出的一份应用笔记文档，版本号 17.00 显示其经过多轮更新与优化。它聚焦于 PSoC 3、PSoC 4 和 PSoC 5LP 这几款芯片，依托 PSoC Creator 2.1 SP1 和 2.1 开发环境，核心内容是开关去抖器和毛刺滤波器的设计。“Archive” 意味着该压缩文件可能包含了过往版本的文档、旧的设计方案、补充案例或者相关代码等资料，为开发者提供更丰富的参考。在实际电路中，开关抖动和信号毛刺会干扰系统正常运行，此文档会深入剖析问题成因，并给出基于这些 PSoC 芯片的解决方案，帮助开发者提升系统稳定性和可靠性。
英飞凌 - AN60024：PSoC 3、PSoC 4、PSoC 5LP 开关去抖器和毛刺滤波器归档文件（PSoC .zip
(12.65 MB)
PSoC® 3到PSoC5LP迁移指南
本文档是 PSoC® 3 到 PSoC 5LP 的迁移指南。介绍了迁移原因，如 PSoC 5LP 的 32 位 ARM Cortex - M3 内核、更大内存等优势。对比了两者在 CPU、内存、功能块等方面的差异，阐述硬件设计（电源、引脚等）、PSoC Creator 项目（设备选择、路由、固件移植）等迁移要点，为项目从 PSoC 3 迁移到 PSoC 5LP 提供全面指导。
PSoC® 3到PSoC5LP迁移指南.pdf
(567.48 KB)
PSoC®3和PSoC5LP-从芯片规模封装(CSP)入门
本文档介绍了 PSoC® 3 和 PSoC 5LP 芯片规模封装（CSP）的使用指南。阐述 CSP 器件优势如小尺寸、低高度，及特殊制造和设计要点。说明了 PSoC Creator 相关操作、设备选择方法，重点讲解了工厂预装 I²C 引导加载器的使用，包括创建可引导项目、链接文件、调整设置及安装等步骤，为 CSP 器件应用提供全面指导。
PSoC®3和PSoC5LP-从芯片规模封装(CSP)入门.pdf
(1.78 MB)
更多技术信息
PSoC® 5LP寄存器TRM(技术参考手册)
这是 PSoC 5LP 寄存器技术参考手册，详细记录了 PSoC 5LP 设备的各类寄存器信息。涵盖了如 FLASH_DATA、SRAM 等多种存储类型寄存器，以及时钟（CLKDIST 系列）、电源（PWRSYS 系列）、USB、中断等功能模块相关寄存器，还包括众多模拟和数字外设寄存器，如 DAC、CMP 等。文档按地址顺序列出所有寄存器，并对其位组织、功能等进行描述，为开发人员提供了全面的寄存器参考资料。
PSoC® 5LP寄存器TRM(技术参考手册).pdf
(18.12 MB)
PSoC 5LP架构TRM(技术参考手册)
该文档是 PSoC 5LP 架构技术参考手册，详细介绍了 PSoC 5LP 设备架构。涵盖 CPU 系统（如 Cortex - M3 控制器）、内存（包括 Flash、SRAM 等）、系统资源（时钟、电源等）、数字与模拟系统、程序与调试等方面内容，还涉及中断控制器、缓存控制器等关键组件的工作原理与配置，为开发者全面理解和应用 PSoC 5LP 提供了详尽的技术支持。
PSoC 5LP架构TRM(技术参考手册).pdf
(4.28 MB)
|
楼主
标题置顶
标题高亮
