本帖最后由 IFX新闻官 于 2025-2-6 15:52 编辑
用户手册
CY8CKIT-017 CAN/LIN 扩展板套件指南
本文档是 CY8CKIT - 017 CAN/LIN 扩展板套件指南，用于与特定开发套件配合评估 PSoC 3 和 PSoC 5 设备的 CAN/LIN 通信能力。涵盖套件内容、安装（软件和硬件）、操作（编程、硬件连接、功能验证及分析仪工具使用）、硬件电路（包括收发器等）、代码示例（含项目配置与运行）及附录（原理图等）等方面，为用户提供全面的使用指导。
CY8CKIT-017 CAN LIN 扩展板套件指南.pdf
(3.65 MB)
CY8CKIT-017 CAN/LIN 扩展板套件 快速入门指南
《CY8CKIT - 017 CAN LIN 扩展板套件快速入门指南》介绍了该扩展板套件的使用步骤。包括硬件设置，如将扩展板插入 CY8CKIT - 001 DVK 的 Port A、安装处理器模块等；软件安装需安装 PSoC Programmer 和 PSoC Creator；系统设置涵盖与 CAN 分析仪连接或双 DVK 配置；还有跳线设置及板卡测试操作，为用户快速上手该套件提供指导。
CY8CKIT-017 CAN LIN 扩展板套件 快速入门指南.pdf
(1.18 MB)
CY8CKIT-017 PSO™CAN/LIN 扩展板套件发布日期:2012年10月3日
本文档为 CY8CKIT - 017 PSoC® CAN/LIN 扩展板套件发布说明，适用于 CY8CKIT - 017 *A 套件及 2.0 Rev. *B 软件版本。介绍了硬件（如所需开发套件等）、系统（处理器、内存等要求）及软件（PSoC Creator 等）先决条件，安装方法，软件更新（新增 LIN 示例等），套件使用的限制与已知问题，还提供了文档位置、技术支持及版权等信息。
CY8CKIT-017 PSO™CAN LIN 扩展板套件发布日期 2012年10月3日.pdf
(133.53 KB)
数据表
英飞凌 - PSoC 5LP 芯片级封装（CSP）引导加载程序十六进制文件 - 数据手册
这份文档是英飞凌针对 PSoC 5LP 芯片级封装（CSP）的引导加载程序十六进制文件所发布的数据手册，版本号为 14.00，表明该手册经过了多次更新与完善。PSoC 5LP 是一款集成度高且可编程性强的片上系统，CSP 封装可使芯片尺寸更接近裸片大小，提升空间利用率。引导加载程序是设备上电后首先运行的代码，负责硬件初始化、加载主应用程序等关键任务。十六进制文件包含了引导加载程序的机器码。此数据手册会详细介绍这些十六进制文件的相关信息，比如文件格式、内容结构、适用的 PSoC 5LP CSP 芯片型号、烧录方法和步骤、不同版本十六进制文件的差异等。同时，可能还会给出使用这些文件时的注意事项和技术支持信息，帮助开发者正确使用引导加载程序十六进制文件，确保 PSoC 5LP CSP 芯片能稳定启动和运行。
英飞凌 - PSoC 5LP 芯片级封装（CSP）引导加载程序十六进制文件 - 数据手册.zip.zip
(696.26 KB)
英飞凌 - PSoC 5LP 芯片级封装（CSP）引导加载程序项目文件 - 数据手册
该文档是英飞凌为 PSoC 5LP CSP（芯片级封装）引导加载程序项目文件提供的数据手册，版本号为 14.00，这意味着它经过了多次修订与优化。PSoC 5LP 是一款功能强大的可编程片上系统，CSP 封装能有效缩小芯片体积。引导加载程序在系统启动过程中起着关键作用，负责初始化硬件、加载主应用程序。而项目文件涵盖了开发引导加载程序所需的各类资源，如源代码、配置文件、工程设置等。此数据手册详细介绍了这些项目文件的构成、使用方法、适用的开发环境，以及与 PSoC 5LP CSP 芯片的适配性。它还可能提供代码示例、编程指南和调试建议，帮助开发者利用这些项目文件高效开发出稳定可靠的引导加载程序，加速产品开发进程。
英飞凌 - PSoC 5LP 芯片级封装（CSP）引导加载程序项目文件 - 数据手册.zip.zip
(822.45 KB)
PSoC® 5LP:CY8C54LP 系列数据手册可编程片上系统(PSoC）
《PSoC® 5LP：CY8C54LP 系列数据手册可编程片上系统（PSoC®）》详细介绍了 CY8C54LP 系列芯片。它集成模拟和数字外设、存储器及微控制器，具有多种工作模式与低功耗特性。涵盖丰富的接口与功能模块，如 CAN、USB 等。还包括时钟、供电、复位等系统集成部分，以及电气规范、引脚信息等内容，为芯片的应用开发提供全面参考。
PSoC® 5LP CY8C54LP 系列数据手册可编程片上系统(PSoC）.pdf
(4.35 MB)
应用文档
可编程逻辑阵列系统™Arm@Cortex@代码的最佳化
《PSoC™ Arm® Cortex® 代码的最佳化》针对 PSoC™ 4 和 5LP 的 Arm® Cortex® CPU 代码优化展开。涵盖编译器要点、变量访问优化、特殊指令运用、结构体处理等内容，还涉及函数参数、代码混合、内存配置及各类优化策略。通过大量示例对比不同编译器和优化级别下的代码输出，为开发者提供全面的代码优化指导，助力提升 PSoC 应用性能。
可编程逻辑阵列系统™Arm@Cortex@代码的最佳化.pdf
(3.09 MB)
PSoCTM Arm® Cortex优化代码
本文档围绕 PSoC™ Arm® Cortex 代码优化展开，适用于 PSoC™ 4 和 5LP 设备。详细阐述了编译器通用主题，如预定义宏、查看输出、优化选项和属性等；介绍了变量访问、混合 C 与汇编代码、特殊功能指令等优化手段；还讲解了结构体处理、编译器库使用、代码和变量放置方法，并给出 PSoC™ 4 设备代码优化技巧及示例，为开发者提供全面的代码优化指导。
PSoCTM Arm® Cortex优化代码.pdf
(2.05 MB)
PSoCTM Creator-引导程序简介
《PSoC™ Creator - 引导程序简介》介绍了在 PSoC™ 3、4、5LP 中使用 PSoC™ Creator 实现引导程序的相关知识。涵盖引导程序的概念、设计要点，如内存使用、通信端口选择等。详细说明了在 PSoC™ Creator 中构建、添加应用、调试引导程序项目的步骤，以及双应用引导程序的考虑因素，为开发者提供了全面的引导程序设计与应用指导。
PSoCTM Creator-引导程序简介.pdf
(1.82 MB)
PSoC®3、PSoC4和PSoC5LP中引导加载程序的简介
《PSoC® 3、PSoC4 和 PSoC 5LP 中引导加载程序的简介》介绍了在 PSoC 3、4、5LP 中 Bootloader 的相关知识。涵盖其理论、设计要点如存储与端口设置等，详述在 PSoC Creator 里的实现步骤，包括项目创建、组件配置等操作，还涉及双应用 Bootloader 特性及应用启动流程，为开发者提供了全面的引导程序应用指导。
PSoC®3、PSoC4和PSoC5LP中引导加载程序的简介.pdf
(1.57 MB)
AN 75400P SoC@3和PSoC® 5LP资本感。设计指南
《PSoC® 3 和 PSoC® 5LP CapSense® 设计指南》为在 PSoC 3 和 5LP 系列器件中设计 CapSense 应用程序提供指导。介绍了 CapSense 技术原理、在器件中的实现方式及独特功能，如防水、双通道设计等。还涵盖设计工具、组件参数配置、调校方法以及软件滤波、功耗、响应时间等设计注意事项，助力工程师完成相关设计。
AN 75400P SoC@3和PSoC® 5LP资本感。设计指南.pdf
(3.12 MB)
PSoC®3、PSoC4和 PSoC 5LP 数字设计最佳实践
本文档介绍了 PSoC® 3、4 和 5LP 数字设计知识。涵盖数字设计基本概念、方法及时序问题，讲解 PSoC 数字子系统、时钟与同步机制，强调组件规范、时钟使用等注意事项，还说明了 PSoC Creator 静态时序分析（STA）报告的查找、解读与警告处理，为数字设计提供理论和实践指导。
PSoC®3、PSoC4和 PSoC 5LP 数字设计最佳实践.pdf
(2.28 MB)
英飞凌 - AN82156 应用笔记 - 版本 10.00
英飞凌发布的这份编号为 AN82156 的应用笔记，目前版本为 10.00，说明它经过了多次更新与完善。应用笔记通常是针对特定技术、产品或应用场景编写的技术文档，旨在为工程师和开发者提供详细的技术指导和应用方案。这份笔记可能围绕英飞凌某一系列产品（如芯片、模块等）展开，详细介绍产品的特性、功能、工作原理等基础知识。它还会着重讲解该产品在实际应用中的设计方法、实现步骤以及可能遇到的问题和解决方案。可能包含电路设计图、代码示例、性能测试数据等内容，帮助开发者更好地理解和运用英飞凌的技术，从而更高效地完成项目开发，提升产品性能和稳定性。
英飞凌 - AN82156 应用笔记 - 版本 10.00 .zip
(3.16 MB)
英飞凌 - AN82156：PSoC 3、PSoC 4 和 PSoC 5LP 使用通用数字模块（UDB）数据路径在 PSoC Creator 3.2 中设计组件 - 应用笔记 - 版本 10.00
这是英飞凌发布的一份技术应用笔记，版本号 10.00 意味着它经过了多次更新和完善。该笔记聚焦于 PSoC 3、PSoC 4 和 PSoC 5LP 这三款可编程片上系统芯片。文档基于 PSoC Creator 3.2 开发环境，着重探讨如何利用通用数字模块（UDB）的数据路径来设计组件。UDB 是 PSoC 系列芯片中重要的资源，具备强大的可编程性，能实现多种数字逻辑功能。此应用笔记会详细介绍 UDB 数据路径的原理、特点，讲解在 PSoC Creator 3.2 中设计组件的具体步骤和方法，可能还会提供示例代码、设计案例以及调试和优化的建议。对于使用英飞凌 PSoC 芯片进行开发的工程师来说，该笔记是提升组件设计能力和效率的重要参考资料。
英飞凌 - AN82156：PSoC 3、PSoC 4 和 PSoC 5LP 使用通用数字模块（UDB）数据路径在 P.zip
(8.28 MB)
PSoC®3、PSoC4和 PSoC 5LP -使用 UDB 数据路径对 PSoC Creator组件进行设计
《PSoC®3、PSoC4 和 PSoC 5LP - 使用 UDB 数据路径对 PSoC Creator 组件进行设计》介绍了在这些芯片中利用 UDB 数据路径设计组件的方法。阐述了数据路径架构特性，对比其与传统 PLD 的优势。详细说明了基于数据路径创建计数器、PWM、UART 等组件的步骤，包括使用 UDB 编辑器和数据路径配置工具的操作，还提及组件参数添加、头文件创建等内容，助力开发者高效利用 UDB 数据路径进行设计。
PSoC®3、PSoC4和 PSoC 5LP -使用 UDB 数据路径对 PSoC Creator组件进行设计.pdf
(2.95 MB)
PSoC®3、PSoC4和 PSoC5LP 数字设计最佳实践
《PSoC®3、PSoC4 和 PSoC5LP 数字设计最佳实践》介绍了 PSoC 数字硬件设计理论及在这些芯片中的应用。阐述数字设计基础概念、方法与时序问题，对比其与传统 MCU 差异。详细说明 PSoC 数字子系统、时钟、同步机制及 STA 报告使用，还涵盖组件设计注意事项，如时钟设置、避免锁存器等，助力开发者掌握 PSoC 数字设计要点，提升设计水平。
PSoC®3、PSoC4和 PSoC5LP 数字设计最佳实践.pdf
(1.95 MB)
使用UDB数据路径设计PSoC创建器组件
《使用 UDB 数据路径设计 PSoC 创建器组件》介绍了如何利用 PSoC 通用数字块（UDB）数据路径设计组件。阐述了 UDB 与传统 PLD 的区别及优势，详细说明数据路径架构、动态配置 RAM、ALU 等特性。以 8 位递减计数器、PWM 等项目为例，讲解基于 UDB 编辑器和数据路径配置工具的组件创建步骤，包括指令设置、寄存器配置、参数添加等，助力开发者提升 PSoC 组件设计能力。
使用UDB数据路径设计PSoC创建器组件.pdf
(3.26 MB)
PSoC®3/PSoC5LP 提高内部振荡器的精度
本文档介绍了 PSoC® 3 和 PSoC 5LP 内部振荡器精度提升方法。阐述了 ILO 和 IMO 振荡器的特性与应用，详细说明了通过运行时校准提升精度的原理，以及 kHz_ILO_Trim 和 IMO_Trim 组件的使用，包括符号、参数和 API 等，还介绍了测试项目及组件内部实现，分析了修剪设计考虑因素和性能，最终可使 ILO 达到±6.5%、IMO 达到±0.05%的精度。
PSoC®3 PSoC5LP 提高内部振荡器的精度.pdf
(1.05 MB)
英飞凌 - AN80248：PSoC 3、PSoC 5LP 在 PSoC Creator 2.2 环境下提高内部振荡器精度 - 应用笔记
这是英飞凌发布的一份技术文档，版本号为 08.00，说明该文档经过了多次更新与完善。文档主要围绕 PSoC 3 和 PSoC 5LP 这两款可编程片上系统芯片展开，基于 PSoC Creator 2.2 开发环境，重点探讨如何提高芯片内部振荡器的精度。内部振荡器的精度对于芯片的时钟信号稳定性至关重要，它会直接影响芯片及整个系统的性能表现。此应用笔记可能会深入分析影响内部振荡器精度的各种因素，例如温度变化、电源波动、工艺偏差等。同时，会详细介绍一系列有效的改进方法和技术，可能涉及硬件电路的优化设计、软件算法的校准补偿等方面。文档中或许还会提供具体的操作步骤、代码示例以及测试验证方案，帮助开发者在实际项目中更好地提升 PSoC 3 和 PSoC 5LP 芯片内部振荡器的精度，确保系统稳定可靠运行。
英飞凌 - AN80248：PSoC 3、PSoC 5LP 在 PSoC Creator 2.2 环境下提高内部振荡器精度 .zip
(1.99 MB)
英飞凌 - AN80248：PSoC 3、PSoC 5LP 提高内部振荡器精度归档文件（适用于 PSoC Creator 2.1 和 2.0） - 应用笔记 - 版本 08.00
此文档是英飞凌发布的应用笔记，版本号 08.00 体现了其经过多次迭代优化。它聚焦于 PSoC 3 和 PSoC 5LP 芯片，着重解决内部振荡器精度提升的问题，且适用于 PSoC Creator 2.1 和 2.0 开发环境。“Archive” 表明该文件可能包含过往版本的相关资料、补充说明或早期的设计方案等。内部振荡器精度对芯片的时钟稳定性影响显著，关乎整个系统的性能。笔记可能会深入剖析影响精度的因素，如温度、电源波动等，同时给出对应的改进策略，涵盖硬件设计调整、软件算法校准等方面。还可能有具体的操作流程、代码示例及测试数据，为开发者提供全面的技术支持。
英飞凌 - AN80248：PSoC 3、PSoC 5LP 提高内部振荡器精度归档文件（适用于 PSoC Creat.zip
(1.35 MB)
英飞凌 - AN60024：PSoC 3、PSoC 4、PSoC 5LP 在 PSoC Creator 3.0 下的开关去抖器和毛刺滤波器 - 应用笔记 - 版本 17.00
这份英飞凌发布的应用笔记编号为 AN60024，版本 17.00 显示其经过了多轮完善。它主要针对 PSoC 3、PSoC 4 和 PSoC 5LP 这三款芯片，在 PSoC Creator 3.0 开发环境下探讨开关去抖器和毛刺滤波器的设计与应用。在实际电路中，开关抖动和信号毛刺是常见问题，会影响系统的稳定性和可靠性。此应用笔记详细介绍了如何利用这三款 PSoC 芯片的特性来实现开关去抖和毛刺过滤功能。内容可能包括相关原理分析、硬件电路设计思路、软件代码实现以及具体的配置步骤。还可能提供实际案例和测试数据，帮助开发者快速掌握设计方法，有效解决开关信号处理中的问题，提升系统性能。
英飞凌 - AN60024：PSoC 3、PSoC 4、PSoC 5LP 在 PSoC Creator 3.0 下的开关去抖器和.zip
(158.51 KB)
英飞凌 - AN60024：PSoC 3、PSoC 4、PSoC 5LP 开关去抖器与毛刺滤波器归档文件（PSoC Creator 2.1 SP1/2.1）.zip - 应用笔记 - 版本 17.00
这是英飞凌发布的一份应用笔记文档，编号为 AN60024，版本号 17.00 说明该文档经过了多次更新和完善。文档聚焦于 PSoC 3、PSoC 4 和 PSoC 5LP 这三款可编程片上系统芯片，主要探讨如何利用这些芯片实现开关去抖器和毛刺滤波器的功能。在电子系统中，开关在闭合或断开时会产生抖动，而信号线上也可能出现毛刺（短暂的电压波动），这些问题会干扰系统的正常运行，因此需要相应的处理电路。该文档旨在提供基于上述 PSoC 芯片的解决方案。此应用笔记是基于 PSoC Creator 2.1 SP1 和 2.1 这两个版本的开发环境编写的。PSoC Creator 是英飞凌为 PSoC 系列芯片提供的集成开发环境，方便开发者进行芯片的配置、编程和调试。文件名中的 “Archive” 表明这是一个归档文件，可能包含了该应用笔记的历史版本、补充材料、示例代码、设计文档等相关资源。这些额外的内容可以帮助开发者更全面地了解开关去抖器和毛刺滤波器的设计过程，参考不同版本的实现方法，以及在实际项目中遇到问题时进行更深入的研究和排查。总体而言，这份文档对于使用 PSoC 3、PSoC 4 和 PSoC 5LP 芯片进行开发，且需要解决开关抖动和信号毛刺问题的工程师来说，是一份非常有价值的技术参考资料。
英飞凌 - AN60024：PSoC 3、PSoC 4、PSoC 5LP 开关去抖器与毛刺滤波器归档文件（PSoC .zip
(12.65 MB)
PSoC®3到 PSoC 5LP 迁移指南
《PSoC®3 到 PSoC 5LP 迁移指南》为项目在这两款设备间迁移提供指导。分析了两者在 CPU、内存、功能块等方面差异，阐述硬件设计中电源、引脚、模拟性能要点，介绍 PSoC Creator 项目迁移步骤，包括设备选择、固件移植需注意的条件编译、可编辑代码、DMA 地址、端序格式等问题，助力开发者顺利完成迁移工作。
PSoC®3到 PSoC 5LP 迁移指南.pdf
(567.48 KB)
PSoc®3和PSoC5LP-从芯片规模封装(CSP)入门
本文档介绍了 PSoC® 3 和 PSoC 5LP 芯片规模封装（CSP）的使用指南。阐述 CSP 器件优势如小尺寸、低高度，及特殊制造和设计要点。说明了 PSoC Creator 相关操作、设备选择方法，重点讲解了工厂预装 I²C 引导加载器的使用，包括创建可引导项目、链接文件、调整设置及安装等步骤，为 CSP 器件应用提供全面指导。
PSoc®3和PSoC5LP-从芯片规模封装(CSP)入门.pdf
(1.78 MB)
更多技术信息
PSoC®5LP寄存器TRM(技术参考手册）
《PSoC 5LP 寄存器 TRM（技术参考手册）》详细介绍了 PSoC 5LP 芯片的寄存器信息。涵盖了如时钟、电源、存储、外设接口等各类功能模块的众多寄存器，包括其名称、地址、位组织及功能描述等内容。该手册为开发者提供了全面且深入的寄存器参考资料，有助于开发者准确地进行芯片配置与应用开发，确保系统的稳定运行与功能实现。
PSoC®5LP寄存器TRM(技术参考手册）.pdf
(18.12 MB)
PSoC5LP架构TRM(技术参考手册)
《PSoC® 5LP 架构技术参考手册》详细介绍了 PSoC 5LP 芯片架构。涵盖 CPU 系统（如 Cortex-M3 处理器）、多种存储类型、系统资源（时钟、电源等）、数字与模拟子系统及程序调试等内容。对各模块的功能、操作模式、寄存器配置等进行深入阐述，为开发者提供全面的技术参考，助力其基于该芯片进行高效开发。
PSoC5LP架构TRM(技术参考手册).pdf
(4.28 MB)
产品质量报告
柏树半导体产品鉴定报告
《柏树半导体产品鉴定报告》是关于 PSoC5 LP 器件系列的鉴定文件。涵盖产品描述、技术工艺、封装信息、电气测试及可靠性测试等内容。对多种应力测试（如高温、低温、湿度等）下的芯片性能进行评估，给出了各测试条件下的结果（均为通过）及失效数据总结，还介绍了测试数据历史和文档修订信息，表明该系列产品可靠性达标的情况。
柏树半导体产品鉴定报告.pdf
(269.18 KB)
柏树半导体产品鉴定报告
这份文件是赛普拉斯半导体公司（已被英飞凌收购）的PSoC5 LP系列产品鉴定报告，文件编号001 - 85637 Rev. *F，ECN编号4343084 。报告对该系列多种芯片进行全面评估，涵盖产品描述、技术工艺、封装信息。经多项可靠性测试，如高低温寿命、ESD测试等，结果显示多数测试通过，部分测试给出失效率数据。文件还记录了各批次测试数据及版本变更历史，为产品质量提供有力依据 。
柏树半导体产品鉴定报告2.pdf
(135.22 KB)
|
楼主
标题置顶
标题高亮
