发新帖我要提问
返回列表
打印
[技术问答]

数字电路的逻辑关系

[复制链接]
12|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
星辰大海不退缩|  楼主 | 2025-2-13 17:31 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
电路, 数字电路, 电平, 信号, 时序

数字电路中只有0和1，分别表示低电平和高电平。时序图通过高低电平的变化，来表达电路在不同时间点上的逻辑状态。举个例子，假设某条信号线的时序图如下：

0-3s：信号为逻辑1（高电平），持续3秒钟。
3-6s：信号为逻辑0（低电平），持续3秒钟。这种变化反映了信号的逻辑状态随时间的变化。


使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

星辰大海不退缩

258

主题

2026

帖子

5

粉丝