打印
[方案相关]

HC32A4A0PITI-LQFP100的ADC采样时的噪声问题如何处理?

[复制链接]
2284|14
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
是否有大家使用过的降噪技巧或滤波方法可以应用于该MCU的ADC采样?特别是如何在硬件和软件层面减少噪声干扰,提高信号采样质量?

使用特权

评论回复
沙发
wang6623| | 2025-3-31 14:07 | 只看该作者
可以在 ADC 输入端设计一个简单的低通滤波器,以滤除高频噪声,尤其是电源和时钟带来的干扰。

使用特权

评论回复
板凳
q1211404618| | 2025-4-1 17:07 | 只看该作者
加磁珠  提供样品

使用特权

评论回复
地板
Amazingxixixi| | 2025-4-24 15:46 | 只看该作者
学习一下啊!感觉有点知识慌了

使用特权

评论回复
5
lix1yr| | 2025-5-8 19:25 | 只看该作者
选择低噪声 LDO 或高精度电压基准芯片作为 ADC 参考源,避免使用开关电源直接供电。

使用特权

评论回复
6
y1n9an| | 2025-5-8 20:33 | 只看该作者
在参考源引脚附近并联低 ESR 陶瓷电容(如 10 Ω 电阻 + 1 μF 电容),抑制高频噪声。

使用特权

评论回复
7
su1yirg| | 2025-5-8 21:37 | 只看该作者
可以将 ADC 参考源与数字电源地分割,采用单点接地,减少数字信号干扰

使用特权

评论回复
8
zhizia4f| | 2025-5-8 22:45 | 只看该作者
采用高 PSRR(电源抑制比)和低噪声的线性 LDO 为 ADC 供电,避免开关电源的尖峰脉冲和纹波干扰。

使用特权

评论回复
9
q1d0mnx| | 2025-5-9 07:15 | 只看该作者
在 ADC 模拟电源引脚附近配置低 ESR 陶瓷电容(如 10 μF 钽电容 + 0.1 μF 陶瓷电容),提供高频去耦。

使用特权

评论回复
10
d1ng2x| | 2025-5-9 09:10 | 只看该作者
将模拟电源平面与数字电源平面隔离,减少数字信号对模拟电源的干扰。

使用特权

评论回复
11
ex7s4| | 2025-5-9 10:24 | 只看该作者
确保 ADC 输入引脚的外部阻抗小于公式 R_IN ≤ (t_SAMPLE - R_ADC × C_ADC × ln 2) / C_ADC 计算值,必要时增加驱动级。

使用特权

评论回复
12
kaif2n9j| | 2025-5-9 12:33 | 只看该作者
在 ADC 输入端添加 RC 滤波电路,抑制输入信号中的高频噪声。滤波器带宽需满足 f_FILT ≥ 10 × f_AIN,避免信号失真

使用特权

评论回复
13
l1uyn9b| | 2025-5-9 13:52 | 只看该作者
尽量避免将压差较大的信号安排在相邻采样通道,减少通道间干扰。

使用特权

评论回复
14
lamanius| | 2025-5-9 15:08 | 只看该作者
模拟地与数字地分割,将模拟地与数字地单点连接,减少地回路噪声。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

24

主题

65

帖子

0

粉丝