| Zynq-7000 EPP介绍 | Zynq-7000 是全新的产品系列，整合了业界标准 ARM® 双核 Cortex™-A9 MPCore™ 处理系统与赛灵思一体化 28nm 可编程逻辑架构。这种以处理器为核心的架构不但能够实现 FPGA的高度灵活性和可扩展性，同时还能带来类似于 ASIC 的高性能和低功耗，以及 ASSP 的易用性。该课程将为硬件和软件工程师介绍赛灵思Zynq-7000器件架构和开发工具。此外，还将提供示例设计，展示Zynq-7000可应用的多个系统解决方案。
你将获得的重要资讯:
熟悉Xilinx® Zynq-7000可扩展式平台的架构
了解设计Zynq-7000器件的可用开发工具 |
| 基于FPGA的电机控制 | 智能电机控制正走向工业控制、消费电子、医疗诊断和机器人领域的相关应用。因此，设计人员需要复杂的电机控制算法、高效率和自定义安全功能，而这些往往会以耗尽传统MCU的性能为代价。 Xilinx 7 系列和Zynq-7000 EPP系列FPGA通过提供嵌入式模数转换器、微控制器和高性能DSP功能，完美地满足了这些市场之需。该课程向工程师介绍基于FPGA的电机控制，并讨论 Xilinx 7 系列FPGA的特点，以及能将高性能、多电机同步控制、网络通信和外设集成置于单一设备的IP。
你将获得的重要资讯:
了解集成式电机系统设计中的挑战，以及Xilinx FPGA在这些应用中的优势所在
发现Spartan-6 FPGA电机控制开发套件的优点，其灵活性、便捷性、参考设计和IP |
| 赛灵思新型7系列FPGA生产于高性能、低功耗（HLP）的28nm流程，与前几代FPGA相比，在节能方面有了很大的进步。部分进步来自于FPGA内部各组电压要求的降低。然而，要实现高性能，还要特别注意设计高性能电源解决方案，其电压精度规格要达到3%或更高。该课程详细介绍7系列FPGA的电源需求，重新探讨电压、耐受性和启动序列的相关要求。通过解决诸如低电压、高电流系统和更多的问题，来指导开发强劲的7系列兼容电源系统。该课程还将讨论降低功耗的架构性创新和功能，涉及包括静态功耗、动态功耗和输入/输出功耗在内的多个领域。
你将获得的重要资讯:
了解Xilinx7系列FPGA芯片的电源系统要求以及有助于设计的工具
了解电源设计基础，包括基本操作原则、拓扑结构和设计的权衡点
|
| 针对Zynq-7000的ARM®软件开发 | 该课程为设计师人员介绍Zynq-7000 EPP平台专属的ARM软件开发，并讨论当前市场上可用的各操作系统。概述Zynq-7000 EPP系列中基于ARM dual-core Cortex™-A9 MPCore™的软件开发概念和方法。课程还会深入解析对高级语言、系统开发、操作系统的架构支持，并介绍软件开发工具包（SDK）。
你将获得的重要资讯:
了解针对Zynq-7000 EPP的可用开发工具、操作系统和板级开发支持包，并了解这些工具是如何适用于不同应用的开放。
发现双核架构的优势，懂得权衡使用非对称多处理(AMP)和对称多处理（SMP）策略。 |
| 采用Xilinx 7系列FPGA的现实世界数据采样和处理 | 速度更低、分辨率更高的模数转化器（ADC）和数模转化器（DAC）通常无需FPGA来实现接口支持或控制。然而，采用FPGA来控制更新的数字控制模拟前端（AFE）可以增加设计的灵活性，提高系统内的诊断水平。FPGA还可以被用来实现线性化、过滤和直流平衡功能，从而提高数据转换分辨率。该课程既介绍7系列FPGA中新型XADC模数转化器，及中低速离散模数转化器和数模转换器，展示提高系统性能的应用和技术。
你将获得的重要资讯:
探究采用赛灵思新型XADC组件灵活混合信号的功能和优势
了解如何选择合适的内部或外部数据转换器，建立灵活的模拟信号链
分析相关信号处理技术，从而利用已有资源改善转换精确度 |
| 采用Xilinx 7系列的优化存储器接口设计 | Xilinx 7系列FPGA支持多款存储器类型，其中就有DDR3。7系列通过使用硬件PHY和软控制器来实现高达1866Mbps的性能和72位宽的数据宽度。另外，7系列的产品是统一的架构，这就意味着Artix-7 的存储控制器的接口同Kintex-7或Virtex-7一样。该课程关注的是由赛灵思提供的7系列存储控制器，重点在DDR3解决方案。通过实例来检验最佳设计方法，以优化存储带宽和实际可达的吞吐量。课程根据设计要求，包括成本、大小、延迟、带宽和使用便捷度，针对不同的应用提供正确存储选择的建议。
你将获得的重要资讯
基于成本、容量、功耗、延迟和随机访问率等，了解由7系列架构和IP支持的不同存储器的优势
观摩DDR3的设计实例，展示硬件开发平台和易用工具 |
运行中的Zynq-7000：
探索低成本ZED套件 |
软件和硬件设计人员都将发现，低成本的Zynq-7020评估和开发套件（ZED）是探索Zynq-7000 EPP架构独特性能的理想始发点。课程将介绍该套件所包含的内容以及这个社区型开发板的公开发布，并介绍基于Z7020平台的硬件，凸显开发板所采用的处理器系统(PS)和可编程逻辑(PL)。此外，课程还将介绍社区网站可获得的包括硬件和软件的参考设计和培训资料。举例来说，课程将检测配置和启动ARM处理系统以及运行与基于PL的视频输出和基于PS的HID外设互通信的Linux应用。
你将获得的重要资讯:
了解低成本Zynq 7020-based ZED套件的架构和功能
新的ZedBoard社区提供了什么 |
| 采用Xilinx FPGA设计高像素率视频系统 | 随着视频系统对分辨率、帧速率、图像处理和分析的要求越来越高，对FPGA解决方案的需求也不断扩大。该课程重点介绍采用最新一代Xilinx 7系列和Zynq™-7000 EPP系列FPGA设计高帧速率、数千万像素率摄像机进行系统设计所需的技术和IP。从采用FPGA灵活I/O进行图像采集，到使用Xilinx视频IP的图像流水线处理和视频帧缓冲区，课程会综合介绍采用最新赛灵思器件、工具和IP系列建立视频系统的相关知识。
你将获得的重要资讯:
了解ZYNQ可扩展处理平台如何成为定制化高像素率视频和智能视频系统的优化平台
了解MathWorks基于模型的工具如何加速复杂图像处理算法的开发 |
| 采用Xilinx 7系列PCIe 嵌入式模块的设计 | 该课程为设计师人员介绍了Xilinx 7系列FPGA嵌入式PCIe模块。与会人员将学习到7系列FPGA PCIe嵌入式模块的基本构成，以及如何将一个DMA控制器附加到PCIe模块的后端。另外，与会者还可以观摩如何通过使用局部重构来实现PCIe模块系统的FPGA配置，从而满足PCIe终端设备“Enumeration-Ready”时间。
你将获得的重要资讯:
熟悉Xilinx 7系列FPGA嵌入式PCIe模块
了解适用于7系列集成PCIe模块的赛灵思和合作伙伴DMA的控制器解决方案
知道如何配置7系列FPGA，以满足PCIe系统中的配置时间要求 |
| 你将获得的重要资讯:Zynq-7000器件的软件加速 | ARM® 双核 Cortex™-A9 MPCore™ 处理系统与可编程逻辑门阵列的集成为设计人员提供独特的能力，帮助其构建协处理器和加速器，以提供比纯软件应用更先进的系统性能。该课程将为工程师介绍赛灵思Zynq-7000 架构的硬件加速特性。与会者将可以学习到如何利用ACP(Accelerator Coherency Port)在Zynq-7000平台的可编程逻辑应用硬件加速器，并保持处理器和可编程逻辑系统之间的一致性。
你将获得的重要资讯:
学习如何通过在Zynq-7000 EPP可编程结构应用协处理器架构来加速软件任务
了解如何最佳利用Zynq的ACP来保持可编程逻辑里处理器系统和硬件加速器之间的相关性 |
| 在Xilinx FPGA内设计无线通信系统 | Xilinx 7系列和 Zynq-7000 FPGA为数字信号处理提供了前所未有的资源，并配备开发工具、IP及提升高性能无线通信系统设计的相关支持。该课程基于Zynq-7000 软件无线电开发套件，深入分析Xilinx DSP的最新开发。在DSP系统级设计流程介绍中，针对与最新一代高速模拟数据转换器紧密结合的FPGA数字前端设计技术也会得到展示，其中包括Matlab/Simulink和高级C 综合工具。
你将获得的重要资讯:
发现结合赛灵思FPGA数字信号处理的最新高速模拟信号链，以应对现代无线通信系统的设计挑战
体验用于完整的宽带 RF-to-bits 无线连接快速原型设计的赛灵思ZYNQ 软件无线电开发套件 |
| 采用Xilinx 7系列的高性能时钟 | 高性能设计的成功时钟需要一个系统级的方法。该课程告诉设计人员辨识存在的挑战，并为FPGA设计选择外部时钟器件提供指导作用。然而，到此为止，设计人员的工作只完成了一半。该课程还会带你深入了解Xilinx® 7系列FPGA时钟资源，包括混合模式时钟管理、锁相环、 BUFx时钟缓冲器和新多时钟域BUFMR。课程还通过分析几项现实设计来阐释相关概念。
你将获得的重要资讯:
了解FPGA时钟的系统级要求，包括选择外部时钟生成模块
发现用以应对高时钟要求的7系列FPGA时钟管理功能 |
楼主
标题置顶
标题高亮
