#申请原创# @21小跑堂
使用运算放大器搭建的电子电路，形成负反馈电路，比如同相放大器，反相放大器尤其是跟随器，就要考虑其运放的稳定性。在这里，通过简单的结论性理论，仿真结果以及实测结果来探究这一特性。
运放的稳定性从频域（s域）的角度看待，就是通过传递函数的零极点作用，分析相位裕度和增益裕度。在时域的角度看待，就是波形过冲和振荡的幅度。
一般运放规格书中描述是单位增益稳定的，那么组成跟随器电路一般是稳定的，但是也会对接的负载电容的容值大小有要求，下图是接不同容值的负载电容，会造成输出增益出现尖峰，引入噪声，造成振荡。
这个原因是因为负载电容在环路增益（LG)中增加了极点，降低了相位裕度。下图是运放的简易内部框图，来分析环路增益LG=Vr/Vs十分方便。不考虑运放输入pin的寄生电容引起的极点。
上图是同相放大电路的示意图，跟随器的示意图，就是不使用RG就性了。跟随器的传递函数的分析结果就不推导了，直接给出LG的传递函数，来看零极点的分布：
其中A(s)是运放的开环传递函数，在运放规格书会直接提供的，一般用于分析的是低频主极点。同时负载电容CL会提供另一个极点。这样问题就来了，大学学过自控的都知道，双极点会产生180度相移。如果两个极点都在穿越频率之前，就很有可能没有足够的相位裕度，造成系统不稳定。
应对这种情况，有很多种方法，其中之一就是在输出端和负载电容之间串联电阻，形成一个新的零点。
增加输出串联电阻后，传递函数的表达式中就增加了零点。合理设置元件的参数，就可以保证在穿越频率的时候，有足够的相位裕量和增益裕量。
快速而简单的说完了理论的内容，然后做仿真分析，先去TI官网下载一个运放的spice模型。作为国外大公司，其提供的数据不可谓不丰富，有着对应很多的仿真软件的模型数据，挑选自己常用仿真软件的模型。
我一般使用ADI公司的LTspice仿真，就下载了第一个Pspice模型，然后在LTspice中完成原理图的绘制，做了一个跟随器。
输入是1KHz的方波信号，输出有10nF的负载电容。输出响应的波形有明显的过充和振荡。依次来看，应该相位余量不够。
将仿真模型切换为频域仿真：
进一步查看穿越频率处的相位余量，基本是0度@fc=544KHz，这个时候系统肯定是不稳定的。
这个时候只要串联一个小小的100欧姆电阻，增加一个极点，相位余量就变换为69度，具备足够的相位余量。
返回修改时域的原理图，仿真也可以看到，输出波形没有过冲和振荡的
通过频域的传递函数分析，修改零极点的位置和个数，增加频域传递函数足够的相位余量，可以保证时域波形的稳定。通过仿真验证改进的正确性。
但仅仅是仿真验证是不够的，最重要的是通过试验来佐证，才能试验理论→仿真→验证的闭环分析。
通过TI提供的EVM板进行验证，使用跳线来选择是否接入串联电阻R19=750欧姆。
当使用跳线J18短接，短路R19，示波器黄色是输入波形，蓝色是输出波形，测量跟随器的输出波形是振荡的，系统是不稳定的。
当不使用跳线J18短接，电阻R19接入电路后，输出波形是没有振荡的，只有输出电容带来的延迟状态。
至此关于运放稳定的分析结束了，至于零极点为什么会对波形的幅值形状相位产生影响，两者之间的关系是什么，如果仅仅是记住结论：在穿越频率处，需要PM=45度和GM=6dB以上，零极点的个数到底是怎么影响时域波形的形状，就没有直观的对应关系。
详细的分析推导就要从信号与系统的入手，展开讲就需要说很多了。所以快速的问了下豆包，给出了如下的回答：
可以把这个结论当成频域分析和时域分析的对应关系理解了。
|
楼主
标题置顶
标题高亮
好久不见