打印
[单片机芯片]

一般关于百兆的以太网电路设计有必要等长和设计阻抗吗?

[复制链接]
1613|12
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
爱相随|  楼主 | 2025-3-23 12:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
最近用一款沁恒的CH395,但电路设计的比较草率,心里也没有底,请问关于百兆的以太网电路设计有必要等长和设计阻抗吗?

使用特权

评论回复
评论
TECHLQ 2025-3-24 09:41 回复TA
https://www.wch.cn/downloads/CH395DS1_PDF.html,您好,可以在我司官网下载芯片手册,手册最后有相应型号芯片的电路参考设计。 此外,可以将设计的原理图或PCB发来,我司工程师帮您审核一下。(邮箱:lq@wch.cn) 
沙发
lidi911| | 2025-3-23 19:43 | 只看该作者
等长和阻抗设计是必须的,当然如果线长本身就短,而且线差也小,影响也不大。

使用特权

评论回复
板凳
Freeandeasy| | 2025-4-18 20:06 | 只看该作者
在百兆以太网电路设计中,等长和阻抗控制是必要的,尤其是对于高速差分信号(如TX±、RX±)。

使用特权

评论回复
地板
B1lanche| | 2025-4-18 23:25 | 只看该作者
百兆以太网采用差分信号传输,虽然速率相对千兆以太网较低,但差分对内等长仍需控制在一定范围内(通常建议误差不超过50-100mil,具体视PCB层数和信号质量要求而定)。

使用特权

评论回复
5
Carina卡| | 2025-4-19 08:32 | 只看该作者
差分对长度不一致会导致信号到达时间不同,产生相位差,可能引发共模噪声或EMI问题,影响信号完整性。

使用特权

评论回复
6
Annie556| | 2025-4-19 12:10 | 只看该作者
若等长控制不当,可能导致误码率增加,甚至通信失败。

使用特权

评论回复
7
Estelle1999| | 2025-4-19 15:12 | 只看该作者
在PCB设计中,若差分对长度差异较大,可通过蛇形走线调整长度。

使用特权

评论回复
8
limerenceforu| | 2025-4-19 18:47 | 只看该作者
沁恒CH395的MII/RMII接口差分信号(如TXD0/1、RXD0/1)需优先保证等长,尤其是高速信号路径。

使用特权

评论回复
9
alxd| | 2025-4-19 22:09 | 只看该作者
百兆以太网的差分信号通常要求100Ω±10%的差分阻抗,这是由以太网物理层标准(IEEE 802.3)规定的。

使用特权

评论回复
10
耶Saktama| | 2025-4-20 10:15 | 只看该作者
我觉得阻抗不匹配会导致信号反射,增加抖动和误码率,尤其在长距离传输或高速信号中更为明显。若阻抗控制不当,可能导致信号失真,通信不稳定。

使用特权

评论回复
11
vevive| | 2025-4-20 13:22 | 只看该作者
建议楼主可以使用4层或以上PCB,确保差分信号层有完整的参考平面

使用特权

评论回复
12
flechazo| | 2025-4-20 17:06 | 只看该作者
沁恒CH395的MII/RMII接口差分信号需重点控制阻抗,尤其是PHY芯片与RJ45接口之间的传输路径。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

13

主题

101

帖子

0

粉丝