打印

ADC 采样电路原理介绍

[复制链接]
56|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
blacye|  楼主 | 2025-3-14 15:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 blacye 于 2025-3-14 15:49 编辑

1、ADC 采样电路原理介绍

STM32 系列 MCU 中,ADC 的框架结构一般如下,其整个采样主要由采样保持电路(Sample and Hold)和 SAR 转换单元完成,如红色框内所示,其中采样保持电路负责电平采样,SAR 单元负责电平量化。

2、阻抗不匹配带来的问题

在一个 ADC 转换单元中,所有的通道共用一个采样保持电容,假设在当前通道进行采样前,前一个通道采样时输入电压接近 VREF(比如 3.3V),而当前需要采样的通道电压为 0V,该情况下采样开关闭合后,CADC将对外放电。

使用特权

评论回复

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

5

主题

5

帖子

1

粉丝