发新帖我要提问
返回列表
打印
[应用相关]

在 ADC 输入内阻不配情况下提高 ADC 准确度方

[复制链接]
83|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
遗忘领域|  楼主 | 2025-3-17 10:15 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
AD, ADC, dc
在 ADC 输入内阻不配情况下提高 ADC 准确度方法
在客户应用中输入源输入电阻同推荐的值不配匹，如果输入源内阻过大，会导致 ADC 转换精度降低。以AT32F403 为例，ADC 推荐的输入源内阻如下：

为了提高 ADC 转换精度建议如下处理：
1. 可以加大采样时间来消除 ADC 采样时间不足导致的转换精度不佳；如果现在是使用 1.5 的 CLK 采样时间，发现转换精度不佳，可以用在项目允许的条件下，先按：7.5-13.5-28.5-41.5-55.5 CLK 的方式一步一步增大,直到满足要求
2. 在输入 ADC 的 I/O 口处并接电容 330pF-0.1uF，以对信号预采样
3. 若采样信号低于

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

遗忘领域

11

主题

24

帖子

0

粉丝