LPC2103时序

[复制链接]
1944|5
 楼主| luoundwei 发表于 2012-6-7 11:35 | 显示全部楼层 |阅读模式
我按照教程 while(1)
    {      
        IO0SET = RCK;
        Delay();
        IO0CLR = RCK;
      for(j=0;j<17;j++)
      {
   
        IO0CLR = SCLK;
        Delay();
        IO0SET = SCLK;
        Delay();  
      
      }
      IO0SET = RCK;
    }


但是用示波器打出来的RCK片选信号并不是先拉低,再拉高,而是随着时钟信号SCLK做同周期的方波,并且幅值很小,只有120mv,而SCLK由3v左右,请问一下,这是什么问题啊?
ningling_21 发表于 2012-6-7 12:51 | 显示全部楼层
SCLK和RCK都是如何定义的?
是不是互相影响了。
 楼主| luoundwei 发表于 2012-6-7 14:53 | 显示全部楼层
#define         SCLK  0x01<<4
#define         RCK   0x01<<7
而且我也试过用其他的IO口来模拟,结果还是一样的啊。
2# ningling_21
ningling_21 发表于 2012-6-8 16:18 | 显示全部楼层
IO0SET = 0X10;
.......
IO0SET = 0X80;
.......
结果:IO0SET = 0X80;
 楼主| luoundwei 发表于 2012-6-11 09:55 | 显示全部楼层
4# ningling_21
你的意思是不管配置多少个输出高电平的引脚,只有最后一个才有效吗?比如你说的IO0SET = 0x10 在0x80置高后无效?
ningling_21 发表于 2012-6-12 17:49 | 显示全部楼层
4# ningling_21  
你的意思是不管配置多少个输出高电平的引脚,只有最后一个才有效吗?比如你说的IO0SET = 0x10 在0x80置高后无效?
luoundwei 发表于 2012-6-11 09:55

应该是的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

8

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部