[第三方配套工具] UART 硬件 FIFO 深度是多少?如何避免数据溢出?

[复制链接]
694|9
 楼主| classroom 发表于 2025-4-14 20:00 | 显示全部楼层 |阅读模式
UART 硬件 FIFO 深度是多少?如何避免数据溢出?
pssyx 发表于 2025-4-15 10:05 | 显示全部楼层
已经量产的CW32 MCU的UART都没有硬件FIFO,只有TDR/RDR寄存器,也就是一个字节。
UART有数据接收溢出中断标志,请监测此位。
如果可以,大量数据传输时,尝试使用DMA。
星辰大海不退缩 发表于 2025-4-15 22:43 | 显示全部楼层
FIFO一定要确认好时许的额
清芯芯清 发表于 2025-5-9 13:51 | 显示全部楼层
你说的是哪款芯片啊?
twinkhahale 发表于 2025-5-9 15:10 | 显示全部楼层
一般芯源的现在用的好像都没有fifo硬件缓冲吧
szt1993 发表于 2025-5-18 20:44 | 显示全部楼层
应该是有校验标志的
小小蚂蚁举千斤 发表于 2025-5-22 12:45 | 显示全部楼层
其实时序还是比较关键的
AdaMaYun 发表于 2025-5-22 17:32 | 显示全部楼层
FIFO非常有必要深入细化的
快乐制造机 发表于 2025-5-22 21:41 | 显示全部楼层
UART的FIFO深度取决于具体的硬件设计,常见的有16、32、64等。具体数值需要查看硬件手册。
暖茶轻语 发表于 2025-5-23 21:22 | 显示全部楼层
UART的FIFO深度取决于具体的硬件设计,通常在16到256字节之间。具体数值需要查看硬件手册。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

541

主题

3413

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部