发新帖我要提问
返回列表
打印
[第三方配套工具]

UART 硬件 FIFO 深度是多少？如何避免数据溢出？

[复制链接]
285|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
classroom|  楼主 | 2025-4-14 20:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FIFO, UART, 硬件
UART 硬件 FIFO 深度是多少？如何避免数据溢出？

使用特权

评论回复 赏
沙发
pssyx| | 2025-4-15 10:05 | 只看该作者
已经量产的CW32 MCU的UART都没有硬件FIFO，只有TDR/RDR寄存器，也就是一个字节。
UART有数据接收溢出中断标志，请监测此位。
如果可以，大量数据传输时，尝试使用DMA。

使用特权

评论回复 赏
板凳
星辰大海不退缩| | 2025-4-15 22:43 | 只看该作者
FIFO一定要确认好时许的额

使用特权

评论回复 赏
地板
清芯芯清| | 2025-5-9 13:51 | 只看该作者
你说的是哪款芯片啊？

使用特权

评论回复 赏
5楼
twinkhahale| | 2025-5-9 15:10 | 只看该作者
一般芯源的现在用的好像都没有fifo硬件缓冲吧

使用特权

评论回复 赏
6楼
szt1993| | 2025-5-18 20:44 | 只看该作者
应该是有校验标志的

使用特权

评论回复 赏
7楼
小小蚂蚁举千斤| | 2025-5-22 12:45 | 只看该作者
其实时序还是比较关键的

使用特权

评论回复 赏
8楼
AdaMaYun| | 2025-5-22 17:32 | 只看该作者
FIFO非常有必要深入细化的

使用特权

评论回复 赏
9楼
快乐制造机| | 2025-5-22 21:41 | 只看该作者
UART的FIFO深度取决于具体的硬件设计，常见的有16、32、64等。具体数值需要查看硬件手册。

使用特权

评论回复 赏
10楼
暖茶轻语| | 2025-5-23 21:22 | 只看该作者
UART的FIFO深度取决于具体的硬件设计，通常在16到256字节之间。具体数值需要查看硬件手册。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

classroom

486

主题

2896

帖子

2

粉丝