发新帖我要提问
返回列表
打印

xilinx 时钟输入问题

[复制链接]
1357|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
我顶顶顶|  楼主 | 2025-4-29 15:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, XILINX, 时钟, 使用, A10, MR
我使用的是xc7a100t 芯片，在电路设计中，错误的将单端时钟接到了MRCC时钟的差分N端，导致无法通过全局时钟缓存使用，请问大家有什么约束语法解决这个问题吗

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我顶顶顶

2

主题

3

帖子

0

粉丝