[Verilog HDL] 计数器与寄存器设计

[复制链接]
8264|0
 楼主| gaochy1126 发表于 2025-4-30 23:16 | 显示全部楼层 |阅读模式
Ⅰ. 前置知识0x00 与非门(NAND)
如果所有输入均为High (1),则输出为Low (0),在其他情况下,将产生High (1) 输出。
  • NAND 是 AND 运算符的否定结果
布尔表达式中以 "负乘法" 形式表现:
0x01 或非门(NOR)
如果所有输入均为 Low (0),则输出为 High(1),其中一个输入为高 (1) 则产生低功率 (0)。
  • NOR 是 OR 运算符的否定结果
布尔表达式中以 "否定合" 形式表现:
0x02 异或门(XOR)
如果 两个值不相同,则异或结果为1。如果 两个值相同,异或结果为0。
Ⅱ. 练习(Assignment)0x00  4-input NAND gate
比较 AB 的布尔表达式,完成 A 和 B 的 Verilog 代码,通过 Simulation 结果进行比较。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:这个社会混好的两种人:一是有权有势,二是没脸没皮的。

1205

主题

11937

帖子

26

粉丝
快速回复 在线客服 返回列表 返回顶部