发新帖我要提问
返回列表
打印
[单片机芯片]

沁恒ARM芯片如何通过硬件设计优化中断响应时间？

[复制链接]
154|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Candic12e|  楼主 | 2025-5-11 18:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ARM, ARM芯片, 硬件, 硬件设计, 芯片
针对实时性要求高的场景（如工业控制），沁恒ARM芯片如何通过硬件设计优化中断响应时间？

使用特权

评论回复 赏
沙发
zhengshuai888| | 2025-5-12 07:47 | 只看该作者
中断响应和中断优先级设置有关系

使用特权

评论回复 赏
板凳
Goodch| | 2025-5-12 10:53 | 只看该作者
这种arm内核，设计一般都是标准的吧，但是沁恒他们自研RISC-V内核MCU，设计上好像都可以通过免表中断缩短中断响应时间

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Candic12e

74

主题

1634

帖子

2

粉丝