打印

GD32H759IMK6关于中断配置字段NVIC->IP的疑问

[复制链接]
145|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
输出板mcu|  楼主 | 2025-5-13 18:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
各位老师:
我的keil安装了GigaDevice::GD32H7xx_DFP@1.4.0这个包,看到core_cm7.h文件里使用的是 IPR 字段,如下图:

但是我在GD32官网下载的最新的GD32H7xx_Firmware_Library_V1.4.0, 里边的nvic_irq_enable 接口里使用的仍然是NVIC->IP字段,现在我的程序跑起来有问题,怀疑跟这块差异有关,请问该怎么修改下?

使用特权

评论回复
沙发
输出板mcu|  楼主 | 2025-5-13 18:34 | 只看该作者

GD32H759IMK6关于中断配置字段NVIC->IP的疑问

图好像没有显示,补充一下问题:这是core_cm7.h定义:
typedef struct
{
  __IOM uint32_t ISER[8U];               /*!< Offset: 0x000 (R/W)  Interrupt Set Enable Register */
        uint32_t RESERVED0[24U];
  __IOM uint32_t ICER[8U];               /*!< Offset: 0x080 (R/W)  Interrupt Clear Enable Register */
        uint32_t RESERVED1[24U];
  __IOM uint32_t ISPR[8U];               /*!< Offset: 0x100 (R/W)  Interrupt Set Pending Register */
        uint32_t RESERVED2[24U];
  __IOM uint32_t ICPR[8U];               /*!< Offset: 0x180 (R/W)  Interrupt Clear Pending Register */
        uint32_t RESERVED3[24U];
  __IOM uint32_t IABR[8U];               /*!< Offset: 0x200 (R/W)  Interrupt Active bit Register */
        uint32_t RESERVED4[56U];
  __IOM uint8_t  IPR[240U];              /*!< Offset: 0x300 (R/W)  Interrupt Priority Register (8Bit wide) */
        uint32_t RESERVED5[644U];
  __OM  uint32_t STIR;                   /*!< Offset: 0xE00 ( /W)  Software Trigger Interrupt Register */
}  NVIC_Type;



这是 gd32h7xx_misc.c 里nvic_irq_enable 接口里的使用:
NVIC->IP[(uint8_t)nvic_irq] = (uint8_t)temp_priority;

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

2

帖子

0

粉丝