发新帖我要提问
返回列表
打印
[锁相环]

[电路/定理] 这个光耦为什么不能输出高低电平？

[复制链接]
115|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
c25c|  楼主 | 2025-6-7 12:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
光耦, 电平, 电路, 输出, 电压, 运放
本帖最后由 c25c 于 2025-6-7 12:26 编辑


5033468412de43c182.png (54.36 KB )

下载附件

2025-6-5 13:40 上传
最开头运放输入端是正负10mV的信号，通过两个运放满幅放大后再通过D1将负电压钳位到0V附近，通过示波器观察通道1是和预期的一样只有正电压了。但是通道2一直处于高电平，光耦貌似没起作用。请问这是为什么？电路哪些地方设计不合理？

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

c25c

41

主题

41

帖子

0

粉丝