打印
[技术讨论]

PCB板抗静电ESD的设计方法

[复制链接]
155|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jimsan|  楼主 | 2025-6-9 14:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 jimsan 于 2025-6-9 14:44 编辑

在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD.以下是一些常见的防范措施。

尽可能使用多层PCB,相对于双面PCB而言,地平面和电源平面,以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合,使之达到双面PCB的 1/10到1/100.尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB,可以考虑使用内层线。

使用特权

评论回复

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

33

主题

38

帖子

0

粉丝