微芯中的Gen 6和Gen 7 PCIe®交换芯片研发过程中面临的主要技术挑战是什么？

发表于 2025-8-3 16:02

微芯中的Gen 6和Gen 7PCIe®交换芯片研发过程中面临的主要技术挑战是什么？

发表于 2025-8-27 12:16

Gen 6 和 Gen 7 PCIe® 交换芯片研发面临高速信号完整性挑战，需解决 128GT/s 速率下的信号衰减与串扰。功耗控制难，高速传输与低功耗难平衡。还要兼容前代标准，支持多协议，确保复杂拓扑下的低延迟与可靠性，满足多样化应用场景需求。

发表于 2025-8-30 10:47

Gen 6 和 Gen 7 都采用了 PAM4 信号调制技术，PAM4 信号的眼图幅度仅为 NRZ 的 1/3，信噪比更低，更容易受到噪声干扰，且非相邻电平转换会减少水平眼开度，导致误码率升高。

发表于 2025-8-30 10:47

信道损耗增加，Gen 6 的总插入损耗预算为 32dB，低于 Gen 5 的 36dB，Gen 7 在 32GHz 时的 Pad 到 Pad 损耗要求为 - 36dB，损耗要求更加严格，这限制了走线长度和连接器数量。

发表于 2025-8-30 10:48

PAM4 信号使得通道间串扰更改数据位的可能性显著增加，Gen 6 和 Gen 7 需要更复杂的设计来缓解串扰问题，如优化布线、增加屏蔽等。

发表于 2025-8-30 10:48

Gen 6 和 Gen 7 的数据速率大幅提高，采用 FLIT 模式，这使得时钟恢复变得更加复杂，需要更精确的时钟同步技术来确保数据的准确传输

发表于 2025-8-30 10:48

高速信号处理和复杂的功能模块使得芯片功耗增加，而 Gen 6 和 Gen 7 又需要在不同负载下实现高效的电源管理，如支持新的节能状态 L0p，这对电源管理电路和算法提出了更高的要求。

发表于 2025-8-30 10:49

为了保证与前代产品的兼容性，Gen 6 和 Gen 7 的硬件设计需要支持多种编码方式和协议，如 Gen 6 的 SerDes 必须支持 NRZ 和 PAM4 编码并能在运行中切换，这增加了硬件设计的复杂性。

发表于 2025-8-30 10:49

Gen 6 和 Gen 7 引入了新的技术和特性，如 Gen 6 的 TS0 训练序列、FLIT 模式等，需要开发新的测试工具和测试方法来确保芯片的功能和性能符合设计要求，测试环境的搭建也更加复杂。

发表于 2025-8-30 10:50

随着数据速率的提高，铜缆传输距离不断缩短，Gen 6 和 Gen 7 若采用铜缆传输，距离将缩短至几十厘米，无法满足机架间数十米的传输要求，而光传输技术的过渡又面临着与电气层兼容、协议适配等问题。

发表于 2025-8-30 10:50

一般挑战就是通讯速率和距离吧，我觉得是这样

发表于 2025-8-30 10:50

这个挑战估计是受干扰情况，这种应用环境不确定，所以抗干扰能力要强一些

发表于 2025-9-16 15:43

微芯 Gen 6 和 Gen 7 PCIe® 交换芯片研发面临诸多挑战。Gen 6 引入 PAM4 编码，带来信号完整性问题，需先进均衡和误码控制技术。Gen 7 速率提升至 128 GT/s，对链路管理器要求更高，需多个数据 movers 来维持数据速率，且要解决多通道设计和分叉等问题。

发表于 2025-9-19 14:16

微芯 Gen 6 和 Gen 7 PCIe® 交换芯片研发面临信号完整性挑战，因采用 PAM4 编码，需更先进的均衡和误码控制技术。同时，FLIT 模式等新技术增加了芯片设计复杂度，多 PCIe 域及域间互操作需求也提升了实现难度。此外，还要确保协议层兼容性，以实现与现有系统的无缝集成。

[其他产品] 微芯中的Gen 6和Gen 7 PCIe®交换芯片研发过程中面临的主要技术挑战是什么？