请猴哥等高手出来关于FPGA EDITOR

发表于 2012-6-17 23:55

由于pcb没有将时钟连在GC上，实现时报错。
   若在ucf里加上NET "clk" CLOCK_DEDICATED_ROUTE = FALSE可以通过，但是这样应该没有使用全局时钟网络。
   于是，手动例化了一个IBUF和BUFG，还是报错。如果只例化IBUFG好像输出只驱动一个模块时可行，但是不是专用时钟管脚哪来的IBUFG呢？我用的是ISE10.1。
   在FPGA EDITOR里怎样才能迅速看到没有例化的底层结构和原语呢？在list栏里好像只有例化的呀？
   还有如果时钟直接连在全局时钟管脚上，在EDITOR里可以看到IOB里还是IBUF而不是IBUFG，是不是他们只是叫法不同？
   最后，怎样才能看到信号连上了全局时钟网络？
   问题比较多，希望大圣解答，3ks！！

发表于 2012-6-18 10:22

等待猴哥解答，等待猴哥，期待猴哥，猴哥……

发表于 2012-6-18 10:59

到FPGA Editor看。
IBUFG就是IBUFG，不是IBUF.
没有放在GC上，就不能使用IBUFG，任何条件下。
只能手动加一个BUFG就可以了。
不要加IBUF了，试一试

发表于 2012-6-18 10:59

:L就给3分。太少了

发表于 2012-6-18 13:05

来围观一下，看看结果！

发表于 2012-6-18 14:17

发表于 2012-6-18 20:06

猴哥V587，给个经典的答案吧！！！！

发表于 2012-6-19 14:26

:lol猴哥威武~~~~~~~~~~~

发表于 2012-6-23 22:42

到FPGA Editor看。
IBUFG就是IBUFG，不是IBUF.
没有放在GC上，就不能使用IBUFG，任何条件下。
只能手动加一个BUFG就可以了。
不要加IBUF了，试一试
GoldSunMonkey 发表于 2012-6-18 10:59

猴哥啊，不要嫌分少哈，虽然只有三分，但是我心里是十分感谢啊~~
在FPGA EDITOR里的list只能看到例化的模块吗？要是局部放大再去慢慢找实在是太费劲了啊~~怎么没有快速查找的功能呢？

发表于 2012-6-24 20:53

:lol
右边仿佛能查找。

发表于 2012-6-24 22:38

猴哥啊，不要嫌我烦，我怎么在pad里看到IBUFG就是IBUF啊？他们就在IOB里。
还有，是不是只有通过BUFG才能连到全局上去啊？
10# GoldSunMonkey

发表于 2012-6-25 09:57

由于pcb没有将时钟连在GC上，实现时报错。
若在ucf里加上NET "clk" CLOCK_DEDICATED_ROUTE = FALSE可以通过，但是这样应该没有使用全局时钟网络。
于是，手动例化了一个IBUF和BUFG，还是报错。如果只例化I ...
tmkdfan 发表于 2012-6-17 23:55

是这样的，时钟信号没有连在专用的时钟管脚就会有上述报错

应该有提示两种方法的：

1个就是你自己用的那个办法，屏蔽掉那个错误；
若是时钟输出就可以利用ODDR做时钟输出，就不会有上述错误

发表于 2012-6-25 10:42

是这样的，时钟信号没有连在专用的时钟管脚就会有上述报错

应该有提示两种方法的：

1个就是你自己用的那个办法，屏蔽掉那个错误；
若是时钟输出就可以利用ODDR做时钟输出，就不会有上述错误 ...
smolfy 发表于 2012-6-25 09:57

1.屏蔽只是掩盖错误，并没有消除错误。
2.没有时钟输出～

发表于 2012-6-25 13:22

1.屏蔽只是掩盖错误，并没有消除错误。
2.没有时钟输出～
GoldSunMonkey 发表于 2012-6-25 10:42

1）这样做只是可能时钟质量差一点而已
2）你怎么知道不是输出时钟？？

[VHDL] 请猴哥等高手出来 关于FPGA EDITOR

相关帖子

浏览过的版块

技术新星奖章

经常做客

核心会员奖章

坚毅之洋流

技术领袖奖章

十世金身

终身成就奖章

伴坛终老

精英会员奖章

奔腾之江水

技术奇才奖章

甘甜之泉水

以坛为家

[VHDL] 请猴哥等高手出来关于FPGA EDITOR