半导体外延工艺主要在集成电路制造的前端工艺（FEOL）阶段进行。以下是具体说明：
所属环节定位：作为核心步骤之一，外延属于前端制造流程中的关键环节，其目的是在单晶衬底上有序沉积单晶材料以形成外延层。这一过程为后续晶体管、二极管等器件的构建提供基础结构。
工艺目标与作用：通过同质外延（如Si/Si）或异质外延（如SiGe/Si），结合分子束外延（MBE）、气相外延（VPE）和金属有机化学气相沉积（MOCVD）等技术，实现对材料厚度、电阻率及晶格匹配性的精确控制。例如，在CMOS源漏区的SiGe外延或HBT基区制备中，外延层直接影响器件性能。
与其他工序的关系：该工艺通常先于光刻、刻蚀等后端步骤完成，确保衬底表面的晶体质量和导电特性符合设计要求。外延层的晶体完整性、位错密度等参数会显著影响最终器件的可靠性和效率。
特殊应用场景扩展：除常规应用外，选择性外延生长技术还可用于纳米线制造、鳍式场效应晶体管（FinFET）优化等领域，通过掩模限定材料沉积区域，实现局部高精度生长。
半导体外延工艺是前端制造的核心基础，通过精准的材料堆叠和晶体控制，为高性能器件提供关键的物理支撑结构。
| 
